OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3284|回复: 0

PCB工程师在设计时怎样让文字排布更漂亮?

[复制链接]

15

主题

16

帖子

0

精华

初级会员

Rank: 2

积分
72
金钱
72
注册时间
2018-8-17
在线时间
4 小时
发表于 2019-2-15 09:14:46 | 显示全部楼层 |阅读模式

今天捷配的小编来和大家分享下怎样让文字排布更漂亮

首先,大家看看下面两幅图的位号有什么不同。快来快来找不同!!!hahaha。


应该仔细的小伙伴都看出来。第一幅图的文字是按原理图的随意摆放。第二幅图的文字是按从上到下,从左到右,按顺序排列的。很显然第二种方式排排站,即美观,又方便调试查找元器件。而且,还有个衍生物一样的好处。原创今日头条:卧龙会IT技术

就是,有的项目改了多个版本,EE为了位号不原创今日头条:卧龙会IT技术重复一直加大位号的位数,有的6位7位之多。啊,我的天啊!碰到这么长的位号,我一口老血喷到屏幕上。特别是板子很挤的时候,真想一键Delete了事。这种情况如果重排位号,缩小位号的位数,那就爽的不要不要了。

那么问题来了,怎么操作呢?重排之后需要怎么回导入原理图?

首先,一般做文字之前,对整板文字进行重排之后再做文字。不然,做完文字之后,如果重排的话,可能会造成长的地方变短,短的地方变长。这样文字又要乱了,你又需要重新做了。所以,一定要记住,调文字前重排,如果你有需要的话。

具体操作如下:

1.点击菜单栏:Logic->Auto Rename Refdes->Rename…


2.出现如下对话框,点击More…


3.如下图设置各个参数。如果需要给部分元器件更改位号,其他不变。只需要给要更改位号的器件comp添加autoname的属性。这样只会更改有属性的元器件的位号其他不变。这种情况一般是会给某个模块加个前缀之类的。原创今日头条:卧龙会IT技术



4.文字重排之后,需要回导入到原理图。如下图,在重排过程中,会产生一个log文件。把Rename.log修改为Rename.swp文件。并把文件里没用的删除。只留下文件位号。如下图红色划掉的地方。然后,点击原理图中相应菜单栏,在对话框中选择修改的文件。即可修改原理图。




完美,以上操作完毕,你将得到一个整齐漂亮的丝印层了。对于我这种有强迫症的设计师,真是一个完美的PCB一键美颜功能了。好了,以上技能你是否GET?

更多资讯详见捷配官网https://www.jiepei.com


正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-23 15:16

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表