OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...
OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › FPGA和DDR连接问题
返回列表 发新帖
查看: 5219|回复: 0

FPGA和DDR连接问题

[复制链接]
双子花生

38

主题

109

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
307
金钱
307
注册时间
2016-7-14
在线时间
94 小时
发表于 2019-1-31 11:23:19 | 显示全部楼层 |阅读模式
正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit
10金钱
在设计原理图过程中，为什么有的FPGA的IFC接口（可做nand flash接口）的IO0-IO7有的时候连接的是NAND FLASH 的IO0-IO7，有的时候是IO7-IO；是因为大小端吗？
知道的麻烦指点下，不胜感激！

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-7-8 00:25

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表