OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4605|回复: 0

XC3SD3400A-4CSG484LI特征说明

[复制链接]

419

主题

436

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2143
金钱
2143
注册时间
2018-9-18
在线时间
98 小时
发表于 2018-12-8 16:12:57 | 显示全部楼层 |阅读模式
  XC3SD3400A-4CSG484LI特征:
  非常低成本、高性能的DSP解决方案
  高容量、有成本意识的应用程序
  250MHzxTrimdSPDSP48A切片
  专用18位18位乘法器
  可用于提高AT性能的流水线级
  标准4级速度至少250兆赫
  乘积累加(MAC)操作的48位累加器
  用于复杂乘法或乘法加法的集成加法器
  操作
  集成18位预加法器
  可选级联乘法或MAC

  用户指南:
  DSP48A片设计考虑
  DSP48架构突出
  -18×18位乘法器
  48位累加器
  18位预加法器
  DSP48A应用实例

  Spartan-3ADSP系列结构由五个基本的可编程功能元件组成:
  XTrEDMESPμDSP48A片提供18位X
  18位乘法器,18位预加法器,48位
  后加法器/累加器和级联能力
  各种DSP应用。
  块RAM提供数据存储的形式
  18千位双端口模块。
  可配置逻辑块(CLB)包含灵活的
  实现逻辑加上的查找表(LUTS)
  用作触发器或锁存器的存储元件。CLBs
  执行各种各样的逻辑功能以及
  存储数据。
  输入/输出块(IOBS)控制数据流
  在I/O引脚与内部逻辑之间
  装置。IOBS支持双向数据流加
  三态操作。支持多种信号
  标准,包括几个高性能
  差别化标准。双数据速率(DDR)
  注册包括在内。

  XC3SD3400A-4CSG484LI直流和开关特性:
  DS610(V3.0)2010年10月4日
  直流电特性
  绝对最大额定值
  电源电压规格
  推荐的操作条件
  开关特性
  I/O定时
  可配置逻辑块(CLB)定时
  数字时钟管理器(DCM)定时
  阻塞RAM定时
  XTROMEDSP切片定时
  配置和JTAG时序

  包装标志:
  显示SPARTAN-3A DSP FPGA的顶部标记。“5C”和“4I”速度等级/温度范围部分
  组合可以被双重标记为“5C/4I”。具有双标记的器件可以用作-5C或-4I器件。设备只有一个标记才能保证标记的速度等级和温度范围。

  绝对最大额定值:
绝对最大额定值.png

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-7-8 00:28

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表