IP_RAM的疑问

gosomewhere

在IP核RAM试验中，原子哥说ram中读出的数据是在延时一个时钟周期后输出数据，我觉得这里不对。
在上升沿的时候，获取到的ram_addr是还未改变的地址，地址改变是在上升沿之后改变。所以ram中读出的数据是在当前上升沿时输出数据。

验证的话可以在程序中把对ram_addr、ram_wr_data赋值改为CLK下降沿触发。

仿真波形如下：

ram中读出的数据并不是在延时一个时钟周期后输出数据，而是在当前时钟上升沿输出数据。此番理解不知道对不对，希望大家指正、探讨。

QinQZ

图中第一个时钟上升沿读使能信号ram_rd_en=1，同时给出地址ram_addr=0；
图中第二个时钟上升沿ram开始输出数据，ram_rd_data=0，相对于第一个时钟周期延时了一个时钟周期；
图中第三个时钟上升沿才可以采到ram输出的数据0。

gosomewhere

QinQZ 发表于 2018-12-8 10:31
图中第一个时钟上升沿读使能信号ram_rd_en=1，同时给出地址ram_addr=0；
图中第二个时钟上升沿ram开始 ...

要采集到是需要延时一个周期，但是芯片输出数据是没有延时的。