OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6128|回复: 4

quartusii 13自动仿真modelsim错误提示

[复制链接]

27

主题

73

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
267
金钱
267
注册时间
2017-6-15
在线时间
29 小时
发表于 2018-11-23 13:29:18 | 显示全部楼层 |阅读模式
1金钱
自动仿真是错误提示

Fatal: Internal Error - vopt returned success but vsim could not find a desi


该怎么解决????

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

27

主题

73

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
267
金钱
267
注册时间
2017-6-15
在线时间
29 小时
 楼主| 发表于 2018-11-23 15:55:11 | 显示全部楼层
来上个图,遇到的帮忙看一下,怎么搞
QQ截图20181119170544.jpg
回复

使用道具 举报

27

主题

73

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
267
金钱
267
注册时间
2017-6-15
在线时间
29 小时
 楼主| 发表于 2018-11-23 16:06:59 | 显示全部楼层
vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneive_ver -L rtl_work -L work -voptargs="+acc"  flow_led_vlg_tst
# vsim -gui "+altera" -l msim_transcript -do "flow_led_run_msim_rtl_verilog.do"
# Start time: 15:52:59 on Nov 23,2018
# ** Note: (vsim-3812) Design is being optimized...
#
# ** Fatal: Internal Error - vopt returned success but vsim could not find a design to simulate!. Please contact customer support for further assistance.
#
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./flow_led_run_msim_rtl_verilog.do PAUSED at line 40
回复

使用道具 举报

0

主题

1

帖子

0

精华

新手入门

积分
6
金钱
6
注册时间
2018-12-23
在线时间
0 小时
发表于 2018-12-23 10:15:44 | 显示全部楼层
这个问题我也遇到,弄了半天都不知道是什么原因导致的。。。
回复

使用道具 举报

0

主题

3

帖子

0

精华

新手入门

积分
4
金钱
4
注册时间
2018-12-25
在线时间
0 小时
发表于 2018-12-25 14:21:09 | 显示全部楼层
13.1配套的modelsim是10.1d吧,安装配套的modelsim altera ,联合仿真目前使用一直没有发现任何问题。。。
感觉配套很重要。。。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-7-8 00:56

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表