OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2157|回复: 4

stm32f107使用HAL库时钟问题

[复制链接]

27

主题

427

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
4370
金钱
4370
注册时间
2017-5-30
在线时间
579 小时
发表于 2018-8-18 16:55:10 | 显示全部楼层 |阅读模式
1金钱
看了很多例程都是先1分频,然后9倍频就可以了。
以前使用的107STD库知道怎么修改,换成HAL就不知道了,
[mw_shl_code=applescript,true]    RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
    RCC_OscInitStruct.HSEState       = RCC_HSE_ON;
    RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1;
    RCC_OscInitStruct.HSIState       = RCC_HSI_OFF;
    RCC_OscInitStruct.PLL.PLLState   = RCC_PLL_ON;
    RCC_OscInitStruct.PLL.PLLSource  = RCC_PLLSOURCE_HSE;
    RCC_OscInitStruct.PLL.PLLMUL     = RCC_PLL_MUL9;[/mw_shl_code]对照看了429的,429可以分频倍频,F1只有
[mw_shl_code=applescript,true]typedef struct
{
  uint32_t PLLState;      /*!< PLLState: The new state of the PLL.
                              This parameter can be a value of @ref RCC_PLL_Config */

  uint32_t PLLSource;     /*!< PLLSource: PLL entry clock source.
                              This parameter must be a value of @ref RCC_PLL_Clock_Source */         

  uint32_t PLLMUL;        /*!< PLLMUL: Multiplication factor for PLL VCO input clock
                              This parameter must be a value of @ref RCCEx_PLL_Multiplication_Factor */
} RCC_PLLInitTypeDef;[/mw_shl_code]

请问一下107该如何配置

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1907

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
4106
金钱
4106
注册时间
2018-8-14
在线时间
696 小时
发表于 2018-8-18 17:33:35 | 显示全部楼层
鼠标点着 RCC_HSE_PREDIV_DIV1 , 右键 , 选择“Go to Defination of ”RCC_HSE_PREDIV_DIV1“, 就可以看到其它选项了
回复

使用道具 举报

27

主题

427

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
4370
金钱
4370
注册时间
2017-5-30
在线时间
579 小时
 楼主| 发表于 2018-8-18 20:00:16 | 显示全部楼层
edmund1234 发表于 2018-8-18 17:33
鼠标点着 RCC_HSE_PREDIV_DIV1 , 右键 , 选择“Go to Defination of ”RCC_HSE_PREDIV_DIV1“, 就可以看 ...

这里我看到其他选项了,一个分频一个倍频,外部时钟是25M,如何得到72M
回复

使用道具 举报

3

主题

1907

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
4106
金钱
4106
注册时间
2018-8-14
在线时间
696 小时
发表于 2018-8-18 20:24:07 | 显示全部楼层
本帖最后由 edmund1234 于 2018-8-18 20:26 编辑
whj467467274672 发表于 2018-8-18 20:00
这里我看到其他选项了,一个分频一个倍频,外部时钟是25M,如何得到72M

要改糸统时钟不在这里改, 在system_stm32f4xx.c, 里面有, 选你要的定义

#define SYSCLK_FREQ_72MHz  72000000

找这一句, 把其它选项屏蔽

回复

使用道具 举报

27

主题

427

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
4370
金钱
4370
注册时间
2017-5-30
在线时间
579 小时
 楼主| 发表于 2018-8-18 21:40:59 | 显示全部楼层
edmund1234 发表于 2018-8-18 20:24
要改糸统时钟不在这里改, 在system_stm32f4xx.c, 里面有, 选你要的定义

#define SYSCLK_FREQ_72MHz  ...

谢谢你的回答。你说的这个我也知道。就是说我该如何配置25M到72M 是在哪里配置进行分频和倍频
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-18 15:06

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表