发布一个D类三态锁存输出类型电路，有几个地方不是很明白，有行家来指导一下

banshan

第一点：CLR=H    ，CLK=L   ，输出Q0是什么？
第二点：输入端发出一帧低电平，输出端有高电平变为低电平，那么怎么才能使得输出端有低电平变为高电平的？
第三点一直没弄明白这个逻辑关系，谁能讲一下

mack13013

1、Q0在功能表里有，表示74LS273之前保存了的数据，也就是说CLK为L的时候，Q的输出不改变（CLEAR不能为L），也就是说这时候D改变并不会影响Q输出。
ps:你的第一个图，因为无法给CLK一个上升沿，所以Q的输出是无法改变的，这种接法是错误的。
2、先给D（D1-D8）一个低信号，然后给CLK一个上升沿（先使CLK为L，再使CLK为H)，这时，D的低信号被74LS273经过一个上升沿锁存并在Q输出低，然后再是D为高，然后给CLK一个上升沿，Q就会输出高，这样输出端Q就由低电平变为高电平



建议你先看看书吧，至少知道什么是触发器（RS,JK,D），可以去搜索pdf下载来看 比如《电子技术基础-数字部分》

peng1554

帮顶！!

banshan

我手上有一个板子，CLK和CLR都接在了MCU的引脚上，上电之后，CLK是低电平，CLR为高电平，D为高电平，Q为低电平，通过软件发出使得8Q为高电平的指令，我用示波器看8D有一帧低电平，便可以得到指令要求的结果，但档我需要8Q输出为低电平时，同样是通过软件发出指令操作，但用示波器没有看到CLK有上升沿波形，而是一直为低电平，我搞不懂这个工作模式了，这是怎么个工作原理？