OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2113|回复: 2

输入捕获滤波器问题

[复制链接]

1

主题

4

帖子

0

精华

新手入门

积分
18
金钱
18
注册时间
2018-8-3
在线时间
7 小时
发表于 2018-8-3 14:48:46 | 显示全部楼层 |阅读模式
5金钱
关于STM32定时器中的输入捕获滤波器的功能描述,在中文参考手册中描述如下:

我不理解官方的说明,在网上搜了老半天,基本都是下面这几句话:
1)当滤波器连续采样到N次个有效电平时,认为一次有效的输入电平。
2)该数字滤波器实际上是个事件计数器,它记录到N个事件后会产生一个输出的跳变。
例如:当f(CK_INT) = 72MHz, CKD[1:0] = 01时,选择f(DTS) = f(CK_INT)/2 = 36MHz;
而ETF[3:0] = 0100,则采样频率f(SAMPLING) = f(DTS) / 2 = 18MHz, N = 6,此时高于3MHz的信号
将被这个滤波器滤除,这样就有效地屏蔽了高于3MHz的干扰。


但从手册上看,假如系统时钟的频率保持72M不变,CKD的最大分频数是4,那么:f(DTS) = f(CK_INT) / 4 = 18MHz;
IC1F[3:0] = 1111b, 即f(SAMPLING) = f(DTS) / 32 = 562.5KHz,   N = 8;
由公式 f(SAMPLING) / N  >= 2 * f 可得: f <= 35.156KHz,
也就是说理论上:滤波器可以监测到输入信号频率小于35.156KHz,占空比为50%的方波信号的跳变沿,换句话说,大于35.156KHz的此类信号将被滤除掉。


现在的问题是:
假如我想过滤掉频率大于500HZ的信号,如果只是用硬件滤波,该怎么设置此输入捕获定时器的参考时钟(整体系统时钟不变,只是修改输入捕获的时钟),或者还有其他过滤参数可以选择吗?

最佳答案

查看完整内容[请看2#楼]

把定时器的频率降低,比如降到几Mhz,不要跑72M了。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165540
金钱
165540
注册时间
2010-12-1
在线时间
2117 小时
发表于 2018-8-3 14:48:47 | 显示全部楼层
把定时器的频率降低,比如降到几Mhz,不要跑72M了。
回复

使用道具 举报

1

主题

4

帖子

0

精华

新手入门

积分
18
金钱
18
注册时间
2018-8-3
在线时间
7 小时
 楼主| 发表于 2018-8-6 10:18:06 | 显示全部楼层
正点原子 发表于 2018-8-3 14:48
把定时器的频率降低,比如降到几Mhz,不要跑72M了。

您好,请教下,定时器的时钟频率除了时钟分频因子CKD[1:0]外,还有其他地方直接修改吗?还是选外部时钟等?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-18 01:44

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表