OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3970|回复: 5

关于sys.c中

[复制链接]

2

主题

8

帖子

0

精华

新手上路

积分
45
金钱
45
注册时间
2018-7-4
在线时间
5 小时
发表于 2018-7-6 22:03:10 | 显示全部楼层 |阅读模式
1金钱
在sys.c中有这么一段代码:
//选中PLL作为系统时钟源并且配置HCLK,PCLK1和PCLK2
    RCC_ClkInitStructure.ClockType=(RCC_CLOCKTYPE_SYSCLK|RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2);
    RCC_ClkInitStructure.SYSCLKSource=RCC_SYSCLKSOURCE_PLLCLK;//设置系统时钟时钟源为PLL
    RCC_ClkInitStructure.AHBCLKDivider=RCC_SYSCLK_DIV1;//AHB分频系数为1
    RCC_ClkInitStructure.APB1CLKDivider=RCC_HCLK_DIV4;//APB1分频系数为4
    RCC_ClkInitStructure.APB2CLKDivider=RCC_HCLK_DIV2;//APB2分频系数为2

    ret=HAL_RCC_ClockConfig(&RCC_ClkInitStructure,FLASH_LATENCY_7);//同时设置FLASH延时周期为7WS,也就是8个CPU周期。
    if(ret!=HAL_OK) while(1);
}


然后我查到stm32f7xx_hal_rcc.h里的定义:

typedef struct
{
  uint32_t ClockType;             /*!< The clock to be configured.
                                       This parameter can be a value of @ref RCC_System_Clock_Type */

  uint32_t SYSCLKSource;          /*!< The clock source (SYSCLKS) used as system clock.
                                       This parameter can be a value of @ref RCC_System_Clock_Source    */

  uint32_t AHBCLKDivider;         /*!< The AHB clock (HCLK) divider. This clock is derived from the system clock (SYSCLK).
                                       This parameter can be a value of @ref RCC_AHB_Clock_Source       */

  uint32_t APB1CLKDivider;        /*!< The APB1 clock (PCLK1) divider. This clock is derived from the AHB clock (HCLK).
                                       This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */

  uint32_t APB2CLKDivider;        /*!< The APB2 clock (PCLK2) divider. This clock is derived from the AHB clock (HCLK).
                                       This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */

}RCC_ClkInitTypeDef;


#define RCC_CLOCKTYPE_SYSCLK             ((uint32_t)0x00000001U)
#define RCC_CLOCKTYPE_HCLK               ((uint32_t)0x00000002U)
#define RCC_CLOCKTYPE_PCLK1              ((uint32_t)0x00000004U)
#define RCC_CLOCKTYPE_PCLK2              ((uint32_t)0x00000008U)



那么请问,标红这句为什么要取位或呢?有什么具体作用吗


最佳答案

查看完整内容[请看2#楼]

大概懂了,后面有段配置代码,需要与clocktype位与操作,(RCC_CLOCKTYPE_SYSCLK|RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2)得到1111,这样取与结果还是本身,大概的意思是说要配置的时钟是SYSCLK,HCLK,PCLK1 和PCLK2 ,如果不配置pclk2,则clocktype=0111,这样与1000取与得到0000,也就说明没配置这个时钟
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

2

主题

8

帖子

0

精华

新手上路

积分
45
金钱
45
注册时间
2018-7-4
在线时间
5 小时
 楼主| 发表于 2018-7-6 22:03:11 | 显示全部楼层
大概懂了,后面有段配置代码,需要与clocktype位与操作,(RCC_CLOCKTYPE_SYSCLK|RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2)得到1111,这样取与结果还是本身,大概的意思是说要配置的时钟是SYSCLK,HCLK,PCLK1 和PCLK2 ,如果不配置pclk2,则clocktype=0111,这样与1000取与得到0000,也就说明没配置这个时钟
FU7V0[N(`}J)U7VHOMEIR%V.png
回复

使用道具 举报

17

主题

193

帖子

0

精华

高级会员

Rank: 4

积分
708
金钱
708
注册时间
2014-7-2
在线时间
137 小时
发表于 2018-7-6 23:22:59 | 显示全部楼层
不知道你用过cube没,进去看下时钟线,再去看下手册
回复

使用道具 举报

8

主题

569

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2363
金钱
2363
注册时间
2015-5-8
在线时间
320 小时
发表于 2018-7-6 23:51:22 | 显示全部楼层
硬件决定的
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165524
金钱
165524
注册时间
2010-12-1
在线时间
2116 小时
发表于 2018-7-7 00:42:55 | 显示全部楼层
因为就是要用位或!!!设计需要啊哥
回复

使用道具 举报

2

主题

8

帖子

0

精华

新手上路

积分
45
金钱
45
注册时间
2018-7-4
在线时间
5 小时
 楼主| 发表于 2018-7-7 09:08:38 | 显示全部楼层
正点原子 发表于 2018-7-7 00:42
因为就是要用位或!!!设计需要啊哥

新手,不是很懂,我知道估计是硬件设计需要,但是找不到具体的解释,比如最后这个取或结果对应的寄存器配置
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-1 02:20

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表