OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2512|回复: 6

MINI板哪些IO口可以做开漏输出

[复制链接]

4

主题

10

帖子

0

精华

新手上路

积分
43
金钱
43
注册时间
2018-4-19
在线时间
10 小时
发表于 2018-5-22 22:58:02 | 显示全部楼层 |阅读模式
5金钱
本帖最后由 shen宇 于 2018-5-22 22:59 编辑

最近在做一个光耦继电器的实验,需要用到5V的高电平,所以我的IO口配置成通用开漏输出,但是不知道为什么只有几个口可以用。我程序把ABC的IO全部配置成开漏模式,并且全部置1。 捕获.PNG 捕获1.PNG
然后用电压表去测,测得PC6789,PB6789 10 11 12 13 14 15这些都符合开漏输出的结果。(就是将IO口与接电压表的黑线,5伏接电压表的红线,测得电压值为0V)除了前面的那些IO其余大部分都有电压差,要不就是1.7V要不就是5.0V
求大神解救


最佳答案

查看完整内容[请看2#楼]

开漏输出的确是对地呈高阻态,电阻大到IO口上微量的电荷无法释放掉,此时IO类似与一个绝缘体,你需要IO呈现1的话,必须给IO灌入电荷(上拉的作用)。 当N个开漏并联并添加上拉时,N-1个开漏置1,那么整个并联输出结果取决与最后一个开漏状态,如果最后一个开漏为1,那么整个开漏并联输出结果为1,如果最后一个开漏为0,那么整个开漏并联输出为0。这N个并联开漏轮流起作用,使得这个开漏并联总线能够几个输出(开漏输出)共用 ...
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

33

主题

984

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
8024
金钱
8024
注册时间
2014-8-13
在线时间
1595 小时
发表于 2018-5-22 22:58:03 | 显示全部楼层
shen宇 发表于 2018-5-23 10:51
我所认为的开漏输出是它置1时,呈高阻态(就是不接地也没有输出电平),然后就是IO口跟5V没有电压差,IO ...

开漏输出的确是对地呈高阻态,电阻大到IO口上微量的电荷无法释放掉,此时IO类似与一个绝缘体,你需要IO呈现1的话,必须给IO灌入电荷(上拉的作用)。

当N个开漏并联并添加上拉时,N-1个开漏置1,那么整个并联输出结果取决与最后一个开漏状态,如果最后一个开漏为1,那么整个开漏并联输出结果为1,如果最后一个开漏为0,那么整个开漏并联输出为0。这N个并联开漏轮流起作用,使得这个开漏并联总线能够几个输出(开漏输出)共用。

回复

使用道具 举报

33

主题

984

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
8024
金钱
8024
注册时间
2014-8-13
在线时间
1595 小时
发表于 2018-5-22 23:11:56 | 显示全部楼层
开漏输出为1的时候,结构就是下图:
123.png

没加拉阻,此时测量A处电压就是LZ的测量结果:不确定。
开漏或者OC的主要目的就是总线共用,像LZ那样去测试没什么意义。
回复

使用道具 举报

4

主题

10

帖子

0

精华

新手上路

积分
43
金钱
43
注册时间
2018-4-19
在线时间
10 小时
 楼主| 发表于 2018-5-23 10:51:40 | 显示全部楼层
mack13013 发表于 2018-5-22 23:11
开漏输出为1的时候,结构就是下图:

我所认为的开漏输出是它置1时,呈高阻态(就是不接地也没有输出电平),然后就是IO口跟5V没有电压差,IO跟地也没有电压差(类似于IO跟其他电压之间没有电压差)


我不知道我这样的理解正不正确
回复

使用道具 举报

4

主题

10

帖子

0

精华

新手上路

积分
43
金钱
43
注册时间
2018-4-19
在线时间
10 小时
 楼主| 发表于 2018-5-23 19:38:59 | 显示全部楼层
mack13013 发表于 2018-5-23 17:32
开漏输出的确是对地呈高阻态,电阻大到IO口上微量的电荷无法释放掉,此时IO类似与一个绝缘体,你需要IO呈 ...

那么如果我将IO置1然后不接上拉,然后IO口与板上面的5V电源是不是没有电势差,与GND也没有电势差
回复

使用道具 举报

33

主题

984

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
8024
金钱
8024
注册时间
2014-8-13
在线时间
1595 小时
发表于 2018-5-23 23:11:51 | 显示全部楼层
shen宇 发表于 2018-5-23 19:38
那么如果我将IO置1然后不接上拉,然后IO口与板上面的5V电源是不是没有电势差,与GND也没有电势差

类似于直接测量一个摩擦起电的绝缘体,跟谁有没有电势差都说不准的,没什么意义。

如果非要测试好坏,加个上拉测试就可以了。
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165536
金钱
165536
注册时间
2010-12-1
在线时间
2117 小时
发表于 2018-5-24 01:28:39 | 显示全部楼层
要分析原理图。不是所有IO都是浮空的!!
我是开源电子网www.openedv.com站长,有关站务问题请与我联系。
正点原子STM32开发板购买店铺http://openedv.taobao.com
正点原子官方微信公众平台,点击这里关注“正点原子”
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-10 10:22

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表