初级会员

- 积分
- 184
- 金钱
- 184
- 注册时间
- 2017-7-25
- 在线时间
- 36 小时
|
10金钱
各位大神,我在使用STM32F205ZE的FSMC接口时,有以下困惑,忘大神们帮助分析下datasheet 第1248页中描述到FSMC异步通讯使用NWAIT管脚时,
“If the WAIT signal is active (high or low depending on the WAITPOL bit), the second access
phase (Data setup phase) programmed by the DATAST bits, is extended until WAIT
becomes inactive ”
关于这段话,我有个疑问,如果我的外存储芯片的NWAIT信号是一个active low状态,也就是说我的数据只能在active low的时候才能读取,那么
上面的FSMC接口要求要延长第二个数据建立阶段的时长,并且延长到无效状态,这样的话我怎么读数据?
而且还有段话,“The data setup phase (DATAST in the FSMC_BTRx register) must be programmed so that
WAIT can be detected 4 HCLK cycles before the end of memory transaction
”它在最后4个HCLK周期内检测NWAI,如何检测?检测什么?
关于上述问题,请大神帮忙解答下我的疑惑,非常感谢!
|
|