正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › DSP做设计时，不用的IO应该配置成上拉还是下拉以减小功 ...

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 7266|回复: 2

DSP做设计时，不用的IO应该配置成上拉还是下拉以减小功耗？

210 主题	318 帖子	0 精华

Rank: 6 Rank: 6

积分: 1998
金钱: 1998
注册时间: 2015-10-27
在线时间: 216 小时

发消息

发表于 2018-5-11 11:32:42 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

各位好，DSP28335做设计时，不用的IO应该配置成上拉还是下拉以减小功耗？

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

530 主题	11万帖子	34 精华

Rank: 12

积分: 165309
金钱: 165309
注册时间: 2010-12-1
在线时间: 2108 小时

发消息

发表于 2018-5-13 00:35:36 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

帮顶

回复

使用道具举报

12 主题	41 帖子	0 精华

Rank: 2

积分: 188
金钱: 188
注册时间: 2018-6-27
在线时间: 28 小时

发消息

发表于 2018-7-15 11:35:13 | 显示全部楼层

没有下拉寄存器，PUD位写0就行

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-23 00:06

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表