OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4558|回复: 2

关于usmart中定时器的一段代码

[复制链接]

16

主题

45

帖子

0

精华

初级会员

Rank: 2

积分
143
金钱
143
注册时间
2014-2-8
在线时间
2 小时
发表于 2014-2-8 20:49:11 | 显示全部楼层 |阅读模式
Timer2_Init(1000,(u32)sysclk*100-1);//分频,时钟为10K ,100ms中断一次,注意,计数频率必须为10Khz,以和runtime单位(0.1ms)同步.

sysclk=SystemCoreClock/1000000,分频后时钟怎么是10k?SystemCoreClock不是等于72M么?
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165537
金钱
165537
注册时间
2010-12-1
在线时间
2117 小时
发表于 2014-2-8 21:29:06 | 显示全部楼层
以寄存器版本代码:
//使能定时器2,使能中断.
void Timer2_Init(u16 arr,u16 psc)
{
RCC->APB1ENR|=1<<0;//TIM2时钟使能    
  TIM2->ARR=arr;  //设定计数器自动重装值  
TIM2->SC=psc;  //预分频器7200,得到10Khz的计数时钟
//这两个东东要同时设置才可以使用中断
TIM2->DIER|=1<<0;   //允许更新中断
TIM2->DIER|=1<<6;   //允许触发中断
       
TIM2->CR1|=0x01;    //使能定时器2
   MY_NVIC_Init(3,3,TIM2_IRQn,2);//抢占3,子优先级3,组2(组2中优先级最低的)  
}
#endif
////////////////////////////////////////////////////////////////////////////////////////
//初始化串口控制器
//sysclk:系统时钟(Mhz)
void usmart_init(u8 sysclk)
{
#if USMART_ENTIMX_SCAN==1
Timer2_Init(1000,(u32)sysclk*100-1);//分频,时钟为10K ,100ms中断一次,注意,计数频率必须为10Khz,以和runtime单位(0.1ms)同步.
#endif
usmart_dev.sptype=1; //十六进制显示参数
}

系统时钟频率是72M
sysclk就是72.
那么传入Timer2_Init的PSC参数,就是7200-1=7199.
也就是7200分频.
那么72M的频率,7200分频后,是不是10Khz???
我是开源电子网www.openedv.com站长,有关站务问题请与我联系。
正点原子STM32开发板购买店铺http://openedv.taobao.com
正点原子官方微信公众平台,点击这里关注“正点原子”
回复 支持 反对

使用道具 举报

16

主题

45

帖子

0

精华

初级会员

Rank: 2

积分
143
金钱
143
注册时间
2014-2-8
在线时间
2 小时
 楼主| 发表于 2014-2-8 21:59:18 | 显示全部楼层
回复【2楼】正点原子:
---------------------------------
对我想错了,多谢原子大神!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-13 21:08

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表