OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2567|回复: 3

IIC起始,终止信号中的延时问题

[复制链接]

22

主题

73

帖子

0

精华

初级会员

Rank: 2

积分
164
金钱
164
注册时间
2017-9-18
在线时间
42 小时
发表于 2018-4-24 20:20:37 | 显示全部楼层 |阅读模式
1金钱
void IIC_Stop(void)
{
        SDA_OUT();//sdaÏßêä3ö
        IIC_SCL=0;
        IIC_SDA=0;//STOP:when CLK is high DATA change form low to high
        delay_us(4);
        IIC_SCL=1;
        IIC_SDA=1;//·¢ËíI2C×üÏß½áêøDÅoÅ
        delay_us(4);                                                                  
}

我想问一下,IO口模拟IIC时序时起始,终止信号中的延时函数要设为几微妙,这是有相关规定的,还是任意设的?

最佳答案

普通人要怎么努力,才能超越勤奋的天才啊
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

2

主题

44

帖子

0

精华

初级会员

Rank: 2

积分
196
金钱
196
注册时间
2016-11-13
在线时间
40 小时
发表于 2018-4-24 20:20:38 | 显示全部楼层
回复

使用道具 举报

2

主题

44

帖子

0

精华

初级会员

Rank: 2

积分
196
金钱
196
注册时间
2016-11-13
在线时间
40 小时
发表于 2018-4-24 20:54:40 | 显示全部楼层
规定的,你看规格书的时序要求
回复

使用道具 举报

22

主题

73

帖子

0

精华

初级会员

Rank: 2

积分
164
金钱
164
注册时间
2017-9-18
在线时间
42 小时
 楼主| 发表于 2018-4-25 11:11:39 | 显示全部楼层
HEHEGO 发表于 2018-4-24 20:54
规定的,你看规格书的时序要求

我在我用的CPU里找到这个,是不是这个?


如果是按这个规定的话,例程里的停止信号时序:
void IIC_Stop(void)
{
        SDA_OUT();
        IIC_SCL=0;
        IIC_SDA=0;//STOP:when CLK is high DATA change form low to high
        delay_us(4);
        IIC_SCL=1;
        IIC_SDA=1;
        delay_us(4);                                                                  
}
按规定,停止信号SCL拉高后还要经过Tsu(STO),也就是至少4微妙才能拉高STA,为什么程序里没有延时呢?
普通人要怎么努力,才能超越勤奋的天才啊
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-7-18 18:26

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表