OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 1975|回复: 4

PE2管脚配置问题,为何配置了还是不能拉高电平。这个管脚是不是只有开漏功能

[复制链接]

3

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
78
金钱
78
注册时间
2017-12-29
在线时间
14 小时
发表于 2018-2-24 11:03:43 | 显示全部楼层 |阅读模式
1金钱
2.jpg 1.jpg 配置如下,调试的时候不能拉高电平。

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

9

主题

86

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
211
金钱
211
注册时间
2017-6-16
在线时间
46 小时
发表于 2018-2-24 13:36:42 | 显示全部楼层
回复

使用道具 举报

0

主题

64

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
249
金钱
249
注册时间
2018-1-19
在线时间
28 小时
发表于 2018-2-24 14:07:35 | 显示全部楼层
或者 看看你的原理图是怎么样的   有没有加上拉电阻  
回复

使用道具 举报

7

主题

33

帖子

0

精华

新手上路

积分
34
金钱
34
注册时间
2018-1-31
在线时间
10 小时
发表于 2018-2-24 14:33:13 | 显示全部楼层
pe3行,pe2不行那就是管脚的问题了呗。
回复

使用道具 举报

3

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
78
金钱
78
注册时间
2017-12-29
在线时间
14 小时
 楼主| 发表于 2018-3-5 22:58:58 | 显示全部楼层
可以使用,但是需要使用GPIO_Sitbit 来拉高!好奇怪!其他的管脚不需要拉高!只要调用GPIO_Init就可以了。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-9 02:08

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表