STM32的SystemInit()函数是怎么设置APB1的时钟为2分频的？

卡卡_73

看了下SystemInit()的源码
对CFGR寄存器操作的只有这么几行，
[mw_shl_code=cpp,true]#ifndef STM32F10X_CL
  RCC->CFGR &= (uint32_t)0xF8FF0000;
#else
  RCC->CFGR &= (uint32_t)0xF0FF0000;
#endif /* STM32F10X_CL */   
  
  /* Reset HSEON, CSSON and PLLON bits */
  RCC->CR &= (uint32_t)0xFEF6FFFF;

  /* Reset HSEBYP bit */
  RCC->CR &= (uint32_t)0xFFFBFFFF;

  /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
  RCC->CFGR &= (uint32_t)0xFF80FFFF;[/mw_shl_code]

全都是&=操作。

如果要设置CFGR寄存器的8~10位来设置分频系数，应该是|=操作才对啊。

RCC_CFGR

那么，到底SystemInit()函数，是怎么设置APB1的2分频的呢？？？

正点原子

&就是在清除某些位，设置在后头呢，看代码要有耐心

卡卡_73

正点原子 发表于 2018-1-22 22:48
&就是在清除某些位，设置在后头呢，看代码要有耐心

谢原子哥指教。
SystemInit()函数中调用了
[mw_shl_code=cpp,true]/* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
  /* Configure the Flash Latency cycles and enable prefetch buffer */
  SetSysClock();[/mw_shl_code]

然后，在SetSysClock()函数中，调用了
[mw_shl_code=cpp,true]#elif defined SYSCLK_FREQ_72MHz
  SetSysClockTo72();[/mw_shl_code]

进一步，在函数SetSysClockTo72()中设置了APB1时钟的2分频。
[mw_shl_code=cpp,true]/* PCLK1 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;[/mw_shl_code]

warship

卡卡_73 发表于 2018-1-23 14:28
谢原子哥指教。
SystemInit()函数中调用了
[mw_shl_code=cpp,true]/* Configure the System clock freq ...

太麻烦了，一个函数搞定。
void Stm32_Clock_Init(u8 PLL)
{

        bRCC_CLK_HSEON=1;    //外部高速时钟使能HSEON
        while(!bRCC_CLK_HSERDY);//等待外部时钟就绪
        RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1;
        PLL-=2;                                  //抵消2个单位（因为是从2开始的，设置0就是2）
        RCC->CFGR|=PLL<<18;   //设置PLL的倍频数 2~16
        bRCC_CONFIG_PLLSRC=1;          //PLLSRC ON
        FLASH->ACR|=0x32;           //FLASH 2个延时周期
        bRCC_CLK_PLLON=1;            //PLLON
        while(!bRCC_CLK_PLLRDY);//等待PLL锁定
        bRCC_CONFIG_SW_PLL=1;    //PLL作为系统时钟
        while(!bRCC_CONFIG_SWS_PLL); //等待PLL作为系统时钟设置成功
}
其中RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1;
这一句设定把各区域的时钟一把搞定。