OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3348|回复: 2

32f4时钟初始化学习中遇到的问题

[复制链接]

1

主题

2

帖子

0

精华

新手上路

积分
25
金钱
25
注册时间
2017-12-1
在线时间
2 小时
发表于 2017-12-1 09:06:45 | 显示全部楼层 |阅读模式
3金钱
  如图所示,时钟初始化时,将PCLK2初始化为HCLK的二分频,语句“    /* PCLK2 = HCLK / 2*/               RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;  ”而下方又出现了一个语句“     /* PCLK2 = HCLK / 2*/            RCC->CFGR |= RCC_CFGR_PPRE2_DIV1;”
前者跟后者的区别是什么,看官方库函数发现后者有“USE_HSE_BYPASS”的定义,在“http://www.51hei.com/bbs/dpj-47151-1.html”此网站找到了相关的介绍,但是仍未能解释我们实验时输出的时钟没有分频的现象。
(其实当初为了驱动舵机使用定时器输出50Hz PWM波,曾成功过,但最近一段时间把那次的代码拿出来时发现输出的PWM波是100Hz.。百思不得其解,这才查找库函数里对时钟初始化的语句,查找到PCLK2的分频这里发现了这个没能理解的地方)
望有经验的大佬看到此帖抬手相助,非常感谢~~



$T_ZRP`PSR1J~855NR[ZG.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

头像被屏蔽

64

主题

233

帖子

0

精华

禁止访问

积分
603
金钱
603
注册时间
2017-11-13
在线时间
71 小时
发表于 2017-12-1 09:51:48 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

1

主题

2

帖子

0

精华

新手上路

积分
25
金钱
25
注册时间
2017-12-1
在线时间
2 小时
 楼主| 发表于 2017-12-1 13:02:49 | 显示全部楼层
一直在路上1 发表于 2017-12-1 09:51
这是时钟讲解视频,你应该用得着 http://www.superedu.com.cn/xuexi/jdsp/287.html?op321

谢谢~看完回来回复
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-9 20:52

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表