7952| 17
|
新手求救 这里如何延时2us |
1金钱
最佳答案放下了几个月 这2天临时有空 又拿出来折腾了下 居然很快就想通并调试成功了
记录下心得
FPGA是硬件模式并行系统 ,所以我的理解是 全部触发都最好基于时钟。 为了保持第一个信号逻辑 必须有RST 逻辑。
其次 ,之前百思不得解的延时问题。 在FPGa里面没有延时 只有时序。 所以目前理解正确的方式 应该是建立一个 2us的时钟分频 然后置标志 来处理分频时间点达到目的。
因为是并行 就算时钟每次触发进入程序,只要状态 ...
| ||
| ||
发表于 2017-11-6 16:45:15
|
显示全部楼层
| ||
| ||
发表于 2017-11-7 00:42:55
|
显示全部楼层
| ||
发表于 2017-11-7 09:12:55
|
显示全部楼层
| ||
发表于 2017-11-7 09:24:03
|
显示全部楼层
| ||
| ||
| ||
发表于 2017-11-7 11:52:33
|
显示全部楼层
| ||
| ||
发表于 2017-11-7 14:01:48
|
显示全部楼层
| ||
发表于 2017-11-7 14:15:02
|
显示全部楼层
| ||
发表于 2017-11-7 14:26:30
|
显示全部楼层
| ||
| ||
发表于 2018-3-8 15:44:43
|
显示全部楼层
| ||
发表于 2018-6-3 09:36:40
|
显示全部楼层
| ||
| ||
|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )
GMT+8, 2024-11-22 23:53
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网