这个时序图应该采用FSMC的那个模式？

z0011k

我现在有一块板子，它用的是fsmc，我想知道它具体采用的是哪种模式？上面是连接模块的时序图，根据我观察可知，FSMC_NWE和FSMC_NOE通过了一个逻辑门连接到了CS#，但具体是哪种逻辑门从芯片标识上看不出来。RD/WR#连接到了PG2，是一个普通io口。这个板子肯定是可以正常工作的，但是我研究了半天也没想出来它用的是哪种逻辑门？采用FSMC的哪种模式？
希望大家帮我看看，非常感谢！！

yzhanghe

z0011k 发表于 2017-11-2 22:48
补充1楼时序图的时间说明

FSMC 地址在NWE以前已经准备好了，因此RD/WR应该比CS#快，不管哪种模式，只要出现你模式2/B读那种时序，应该差不多了

z0011k

顶！            

z0011k

求助              

正点原子

你这个看起来像是用CS控制写入过程啊，有点怪

z0011k

正点原子 发表于 2017-10-31 01:13
你这个看起来像是用CS控制写入过程啊，有点怪

是的，但是有块板子确实用的是fsmc，FSMC_NWE和FSMC_NOE通过了一个逻辑门连接到了CS#，我就想知道它用的是哪种逻辑门？

yzhanghe

个人意见，有可能是错的。CS#是由读和写都可以触发，PG2应该是FSMC的一条地址线，用这个地址是否置1来区分读和写，时序上看，针对于STM32芯片读和写的模式是不同，读是模式1或者模式C，写是模式B，STM32可以配置成读写2种模式工作

z0011k

yzhanghe 发表于 2017-10-31 17:31
个人意见，有可能是错的。CS#是由读和写都可以触发，PG2应该是FSMC的一条地址线，用这个地址是否置1来区分 ...

我是这样想的：
1.PG2确实只是一个普通io，不是fsmc的地址线。
2.读写状态是由RD/WR#，也就是PG2的高低电平状态决定的，高电平是读，低电平是写。
3.CS#是控制写入的，FSMC_NWE和FSMC_NOE通过了一个逻辑门连接到了CS#，我猜测这个应该是个与门，FSMC应该用的是模式2，下面是模式2的时序图
读操作的时候，先把PG2拉高，然后进行读取，此时FSMC_NWE和FSMC_NOE通过与门后与模块的读操作时序图类似。
写操作的时候，先把PG2拉低，然后进行写入，此时FSMC_NWE和FSMC_NOE通过与门后与模块的写操作时序图类似。但这里我有个疑问就是，模式2写操作那里NWE的高电平只有1HCLK的时间，如果系统时钟是72MHZ的话，那么1HCLK就是13.8ns,可是模块写操作时CS# Tch最小要求15ns,如果降低系统时钟频率，不知道行不行？


以上是我粗略的理解，不知道是否正确，请各位帮忙看看，谢谢大家！

yzhanghe

1.刚看了下STM32F103 Datasheet，PG2确实是FSMC_A122.如果是模式2的写，你的CS拉低的时间很短，最多只有256个时钟周期

z0011k

yzhanghe 发表于 2017-11-1 17:28
1.刚看了下STM32F103 Datasheet，PG2确实是FSMC_A122.如果是模式2的写，你的CS拉低的时间很短，最多只有256 ...

PG2确实是FSMC_A12,这个是我看错了。
我1楼发的时序图中，写的时候，CS#要求在RD/WR#拉低后Tsw才能拉低。PG2也就是FSMC_A12硬件上连的是RD/WR,如果采用模式B的写，还能否保持这个Tsw?

z0011k

补充1楼时序图的时间说明

yzhanghe

你可以看下这个链接，有点区别的是他用了数据地址复用
http://blog.csdn.net/wisepragma/article/details/51622606