关于系统时钟设置与延时

舟思丝

1，在标准例程里，初始化的时候都有会如下函数：
 Stm32_Clock_Init(9);//系统时钟设置
 delay_init(72);  //延时初始化
对于以上，我没有异议。

2，但是在标准例程-V3.5库函数版本里面，初始化时：
delay_init();
我打开这个函数看了，里面除了时钟选择函数外，再也没有其它关于系统时钟设置的东西了。
SysTick_CLKSourceConfig(SysTick_CLKSource_HCLK_Div8);

3，基于第2次，没有第1次这么多东西，就跑起来了，我好不明白，觉得过于简单，怀疑时钟的正确，
专门改程序去算了一下它的时钟，发现系统时钟是ok的。

4，好了，既然标准例程和使用了库的代码都没有问题，我要提的问题是，使用了库的例程，它们是如何
做到和标准例程里一样的效果的？难道在其它地方有什么开关了？？！

麻烦熟悉的人帮我解答一下，好吗？谢谢了。。。

正点原子

库函数有SystemInit函数，初始化系统时钟为72Mhz，所以时钟还是72Mhz
至于delay_init，代码如下：
void delay_init()  
{

#ifdef OS_CRITICAL_METHOD  //如果OS_CRITICAL_METHOD定义了,说明使用ucosII了.
u32 reload;
#endif
SysTick_CLKSourceConfig(SysTick_CLKSource_HCLK_Div8); //选择外部时钟  HCLK/8
fac_us=SystemCoreClock/8000000; //为系统时钟的1/8  
 
#ifdef OS_CRITICAL_METHOD  //如果OS_CRITICAL_METHOD定义了,说明使用ucosII了.
reload=SystemCoreClock/8000000; //每秒钟的计数次数 单位为K    
reload*=1000000/OS_TICKS_PER_SEC;//根据OS_TICKS_PER_SEC设定溢出时间
//reload为24位寄存器,最大值:16777216,在72M下,约合1.86s左右
fac_ms=1000/OS_TICKS_PER_SEC;//代表ucos可以延时的最少单位    
SysTick->CTRL|=SysTick_CTRL_TICKINT_Msk;    //开启SYSTICK中断
SysTick->LOAD=reload;  //每1/OS_TICKS_PER_SEC秒中断一次
SysTick->CTRL|=SysTick_CTRL_ENABLE_Msk;    //开启SYSTICK    
#else
fac_ms=(u16)fac_us*1000;//非ucos下,代表每个ms需要的systick时钟数   
#endif
}
而里面的：  uint32_t SystemCoreClock         = SYSCLK_FREQ_72MHz;        /*!< System Clock Frequency (Core Clock) */
其值为：72000000
那么接下来的代码，其实就和寄存器版本一样了

舟思丝

回复【2楼】正点原子:
---------------------------------
谢谢回复，
uint32_t SystemCoreClock         = SYSCLK_FREQ_72MHz;        /*!< System Clock Frequency (Core Clock) */ 
我目前的理解就是SystemCoreClock的值设为72MHz了。
但是，系统没有用它去调用时钟初始化吧？
（可能有些语法点我不明白吧）

舟思丝

回复【3楼】舟思丝:
---------------------------------
void Stm32_Clock_Init(u8 LL)
{
unsigned char temp=0;   
MYRCC_DeInit();   //复位并配置向量表
  RCC->CR|=0x00010000;  //外部高速时钟使能HSEON
while(!(RCC->CR>>17));//等待外部时钟就绪
RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1;
PLL-=2;//抵消2个单位
RCC->CFGR|=PLL<<18;   //设置PLL值 2~16
RCC->CFGR|=1<<16;   //PLLSRC ON 
FLASH->ACR|=0x32;   //FLASH 2个延时周期

RCC->CR|=0x01000000;  //PLLON
while(!(RCC->CR>>25));//等待PLL锁定
RCC->CFGR|=0x00000002;//PLL作为系统时钟  
while(temp!=0x02)     //等待PLL作为系统时钟设置成功
{   
temp=RCC->CFGR>>2;
temp&=0x03;
}    
}

看看这个，至少“PLLMUL”里面的活，在库函数的例程里，我看出是没有干的，哪么，既然用了外部时钟8MHz,
它怎么升到72MHz，然后又除以8，得到9MHz的系统时钟呢？

舟思丝

回复【4楼】舟思丝:
---------------------------------
RCC_CFGR的复位值是：0x0000 0000,也就是说：
1，PLLMUL：复位值是0的话，PLL倍频系数不是9？（实际是9）
2，如果和复位无关，要用软件改写的话？那么第一次定PLL为9，
又由谁去干呢？如果软件里不干，系统时钟岂不是变慢了？

正点原子

回复【5楼】舟思丝:
---------------------------------
仿真吧

舟思丝

回复【6楼】正点原子:
---------------------------------
谢谢，我找到了原因了。

闷鱼

回复【7楼】舟思丝:
---------------------------------
分享一下你的心得 是怎么理解的

夏爽

回复【2楼】正点原子:
---------------------------------
原子大哥！
请问这个库函数历程，也就是他说的这个串口例程配置的时钟72MHZ
到底是由内部8M晶振产生的还是由外部晶振产生的？

想了一下午没想通，原子哥一定要给予解答菜鸟的问题啊，不然学习没有积极性了。
个人觉得是由内部晶振产生的

但是函数是这样
#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
 #define SYSCLK_FREQ_24MHz  24000000
#else
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
/* #define SYSCLK_FREQ_24MHz  24000000 */ 
/* #define SYSCLK_FREQ_36MHz  36000000 */
/* #define SYSCLK_FREQ_48MHz  48000000 */
/* #define SYSCLK_FREQ_56MHz  56000000 */
#define SYSCLK_FREQ_72MHz  72000000
#endif


这个HSE不是外部时钟吗。。。所以混掉了 求解答啊

正点原子

回复【9楼】夏爽:
---------------------------------
外部8M晶振倍频的.