关于中断的一点问题

qmpzzpmq

 

5 ）中断管理函数 

 CM3内核支持 256 个中断，其中包含了 16 个内核中断和 240 个外部中断，并且具有 256

级的可编程中断设置。但STM32并没有使用 CM3内核的全部东西，而是只用了它的一部分。

STM32有76 个中断，包括16 个内核中断和 60 个可屏蔽中断，具有16 级可编程的中断优先级。

而我们常用的就是这60 个可屏蔽中断，所以我们就只针对这60 个可屏蔽中断进行介绍。 

在MDK内，与NVIC相关的寄存器，MDK为其定义了如下的结构体： 

typedef struct 

{ 

  vu32 ISER[2]; 

  u32  RESERVED0[30]; 

  vu32 ICER[2]; 

  u32  RSERVED1[30]; 

  vu32 ISPR[2]; 

  u32  RESERVED2[30]; 

  vu32 ICPR[2]; 

  u32  RESERVED3[30]; 

  vu32 IABR[2]; 

  u32  RESERVED4[62]; 

  vu32 IPR[15]; 

} NVIC_TypeDef; 
原子哥的这些东西为什么在datasheet上找不到啊？

ofourme

看寄存器地址啊

qmpzzpmq

回复【2楼】ofourme:
---------------------------------
datasheet里搜索都搜索不到

正点原子

回复【楼主位】qmpzzpmq:
---------------------------------
看CM3权威指南。

qmpzzpmq

回复【4楼】正点原子:
---------------------------------
CM3的权威指南上写了关于优先级的问题，但是也没有提到具体的寄存器。你是在哪里看到这些寄存器名字的？

qmpzzpmq

回复【2楼】ofourme:
---------------------------------
怎么看》？

qmpzzpmq

回复【7楼】hexboot:
---------------------------------
大牛们一天都鄙视我们大二党

正点原子

我应该有提过，CM3权威指南的某些寄存器描述，和STM32的描述可能不一样，但是他们的地址一定是一样的。
这里NVIC部分就是了，在CM3权威指南的NVIC部分，如表8.1所示：

地址0XE000_E100，是中断使能寄存器，那么我们看看MDK里面，

typedef struct

{

  vu32 ISER[2];

  u32  RESERVED0[30];

  vu32 ICER[2];

  u32  RSERVED1[30];

  vu32 ISPR[2];

  u32  RESERVED2[30];

  vu32 ICPR[2];

  u32  RESERVED3[30];

  vu32 IABR[2];

  u32  RESERVED4[62];

  vu32 IPR[15];

} NVIC_TypeDef;
-->

#define NVIC                ((NVIC_TypeDef *) NVIC_BASE)

--> 

#define SCS_BASE              ((u32)0xE000E000)

#define SysTick_BASE          (SCS_BASE + 0x0010)

#define NVIC_BASE             (SCS_BASE + 0x0100)

#define SCB_BASE              (SCS_BASE + 0x0D00)

从而可以得出ISER[0]的地址，就是0XE000E100.


不就和CM3权威指南的内容挂上钩了？