正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › LVDS设计，不用IP核，纯Verilog编写串行器、解串器等配 ...

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 6939|回复: 1

LVDS设计，不用IP核，纯Verilog编写串行器、解串器等配置，有人做过没？

长沙理工大学

1 主题	1 帖子	0 精华

积分: 20
金钱: 20
注册时间: 2017-1-10
在线时间: 4 小时

发消息

发表于 2017-8-28 10:42:59 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

7金钱

LVDS设计，不用IP核，纯Verilog编写串行器、解串器等配置，有人做过没？

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

530 主题	11万帖子	34 精华

Rank: 12

积分: 165309
金钱: 165309
注册时间: 2010-12-1
在线时间: 2108 小时

发消息

发表于 2017-8-30 01:28:10 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

买开发板吧

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 23:34

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表