原理图第2.00步:划分原理图层次,准备绘制原理图
划分原理图层次只是为了结构更清晰,方便与其他人交流。原理图可以和随附的pdf一样,用网络端口(NET Label”)全局连接。
我打算用层次式结构,具体介绍复制一段:
“Port”及“Net Label”的作用范围
两种网络标识的作用范围是可以变化和更改的。方法是:打开 Project \ Project Option \ Option 标 签, 在 Net Identifier Scope 一 栏 的 四 个 选 项 (Automatic、Hierarchical、Flat、Global) 中挑一项。“Hierarchical”代表层次式结构,这种情况下,Net Label,Port 的作用范围是单张图纸以内。当然,Port 可以与上层的 Sheet Entry 连接,以纵向方式在图纸之间传递信号。 “Flat”代表扁平式图纸结构,这种情况下,Net Label 的作用范围仍是单张图纸以内。而 Port 的作用范围扩大到所有图纸,各图纸只要有相同的 Port 名,就可以发生信号传递。 “Global”是最开放的连接方式,这种情况下,Net Label、Port 的作用范围都扩大到所有图纸。各图纸只要有相同的 Port 或相同的 Net Label,就可以发生信号传递。 “Automatic”是缺省选项,表示系统会检测项目图纸内容,从而自动调整网络标识的范围。检测及自动调整的过程如下:如果原理图里有 Sheet Entry标识,则网络标识的范围调整为Hierarchical。如果原理图里没有 Sheet Entry 标识。但是有 Port 标识,则网络标识的范围调整为 Flat。如果原理图里既没有 Sheet Entry 标识,又没有 Port标识,则 Net Label的范围调整为 Global. 简单说就是,层次式结构(Hierarchical),单个图纸内Net Label互连,图纸之间,Port互连。 其中的NET Label是这个: Port是这个 目前还未画全,先贴一部分: 左边栏是工程栏,右边栏是元器件库栏,这两个侧边栏都可以通过界面右下角的system菜单调出。
FRAME.SchDoc文件中放结构方块图,一个方块代表一个功能图纸。 Cpu_103ZET6.SchDoc里面绘制主MCU和最小系统相关的晶振、复位、RTC电池等东西。 audio.SchDoc里面绘制音频相关的 memery.SchDoc里面是各种存储器 ……其他不一一介绍了
|