OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2806|回复: 3

关于STM32中DATAST设置问题

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
12
金钱
12
注册时间
2017-7-11
在线时间
2 小时
发表于 2017-7-11 14:35:32 | 显示全部楼层 |阅读模式
1金钱
数据保持时间,等于ATAST(+1)HCLK时钟周期,DATAST最大255。对ILI9341来说,其实就是RD低电平持续时间,最大355nsSTM32F1,一个HCLK=13.8ns(1/72M),那为什么教程中设置为15,而不是355/13.8?

最佳答案

查看完整内容[请看2#楼]

应为性能太差。就算是设置15,脉宽也是满足条件。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165524
金钱
165524
注册时间
2010-12-1
在线时间
2116 小时
发表于 2017-7-11 14:35:33 | 显示全部楼层
应为性能太差。就算是设置15,脉宽也是满足条件。
回复

使用道具 举报

29

主题

59

帖子

0

精华

初级会员

Rank: 2

积分
170
金钱
170
注册时间
2018-8-3
在线时间
48 小时
发表于 2018-8-20 17:57:15 | 显示全部楼层
可是时序图上写的不是最小时间是355ns吗?莫非也是因为性能差,也能满足?38讲PPT第十一页表格。
回复

使用道具 举报

37

主题

212

帖子

0

精华

高级会员

Rank: 4

积分
900
金钱
900
注册时间
2019-6-6
在线时间
100 小时
发表于 2019-7-28 17:26:17 | 显示全部楼层
性能太差,即使设置成1的话,可能也存在一定大约130ns的时间
不会就要俯身倾耳以请啊,博客地址:https://blog.csdn.net/qq_39521541?spm=1001.2101.3001.5343
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-2 20:23

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表