fpga时钟问题

li3962183775 · 发表于 2016-8-17 15:39:23

我用的是xilinx spartan6,外部晶振是50M，我想用pll产生高频时钟，再用时钟计数分频，得到想要的频率，但是pll最多倍频到375M，再高的话就提示must drive a bufpll,怎么办？

正点原子 · 发表于 2016-8-17 19:39:00

帮顶

wye1102 · 发表于 2016-8-23 11:29:33

你自己用bufg去写。S6不得超过450MHz！

今天天气不好 · 发表于 2016-11-30 00:40:46

你好，我使用的是XILINX的XC6SLX9。这个芯片最高工作频率是多少呢？

xuande · 发表于 2016-11-30 08:50:24

今天天气不好发表于 2016-11-30 00:40
你好，我使用的是XILINX的XC6SLX9。这个芯片最高工作频率是多少呢？

手册里会有指标。

帐号		自动登录	找回密码
密码			立即注册

原子哥极力推荐 /2