CPLD+Sram控制液晶屏

47933673 · 发表于 2015-12-14 17:59:26

最近想做一个液晶屏驱动板，采用CPLD+Sram的方案，性价比高，芯片也不贵，做好驱动板之后，可以用单片机控制驱动板来最终实现控制液晶屏显示，CPLD采用EPM240 Sram采用IS61WV25616，液晶屏采用5.6寸RGB接口或者8.0RGB接口的群创液晶屏，单片机和CPLD并口通讯成功了，CPLD和液晶屏通讯成功了，CPLD和Sram通讯成功了，但是要是CPLD和液晶屏还有Sram组合到一起的时候我就不知道怎么弄了，不知道CPLD和液晶屏还有Sram是一个什么样的逻辑关系。
是不是单片机把发送的数据通过CPLD放入Sram，在放入的同时CPLD把SRAM里面的数据都读出来显示到液晶屏上面去？是这样的吗？如果是这样的话怎么实现这三者的数据同时传输的。还请各位打算帮忙应该快成功了，谢谢了，要是成功了，把笔记贡献给大家

augustedward · 发表于 2015-12-14 19:29:52

得看你怎么接了！

47933673 · 发表于 2015-12-14 20:31:00

就是这样接的，这接口直接接到CPLD上面

正点原子 · 发表于 2015-12-14 22:21:10

不停的刷LCD
sram作为显存。

不过你这个方案，不好，成本太高。
你看看SSD1963....

47933673 · 发表于 2015-12-15 19:57:41

回复【4楼】正点原子:
---------------------------------
我这个方案也不贵，我算过一共才20多元并且我自己写的程序比较灵活
原子哥能不能详细的讲解一下，我这个方案，CPLD读Sram和CPLD写Sram这两者是怎么处理的，我就是这点不太明白，一边读Sram一边写Sram这两者我处理不好，在显示上会有空档

正点原子 · 发表于 2015-12-15 22:36:53

回复【5楼】47933673:
---------------------------------
具体细节我也不清楚哦，没怎么玩CPLD

小梅哥 · 发表于 2015-12-17 09:12:19

回复【5楼】47933673:
---------------------------------
分时而已，480*272分辨率的TFT的时钟速度才9M，如果让CPLD运行在54M或者更高，这样，2/6的时间可以用来读取SRAM，然后刷屏，4/6的时间可以用来写入MCU传递过来的数据。这样的话实际写入速度可以高于读取速度，就方便处理读写的冲突了。如果你逻辑写的好，占用资源少的话，可以对STM32发送过来的数据做2个深度的缓存，这样可以在有读请求时避开冲突。目前我已经用FPGA实现了前面的功能，占用资源大约110个LE，如果加上缓存的话，应该也还是够用。