关于NVIC相关的寄存器NVIC_IPRx的register map

alonejhon

NVIC_IPRx的偏移地址是Address offset: 0x00- 0x0B，但是为什么下面的map显示有20个32位寄存器，这么多个是怎么寻址的？下面的那段说明看的不是很明白，望大神指教,关于NVIC相关的寄存器操作学习方面能够有什么心得和建议不吝跟本鸟分享下吗，求？！

正点原子

回复【4楼】alonejhon:
---------------------------------
因为并没有用到这么多空间。
已便后续添加其他新的寄存器进来。

这叫未雨绸缪，谁知道以后会不会增加？

龙之谷

没接触过，帮顶......

alonejhon

__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)
{
  if(IRQn < 0) {
    SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set riority for Cortex-M  System Interrupts */
  else {
    NVIC->IP[(uint32_t)(IRQn)] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff);    }        /* set riority for device specific Interrupts  */
}

core_cm4.h里的这段程序该怎么理解呢？

alonejhon

typedef struct
{
  __IO uint32_t ISER[8];                 /*!< Offset: 0x000 (R/W)  Interrupt Set Enable Register           */
       uint32_t RESERVED0[24];
  __IO uint32_t ICER[8];                 /*!< Offset: 0x080 (R/W)  Interrupt Clear Enable Register         */
       uint32_t RSERVED1[24];
  __IO uint32_t ISPR[8];                 /*!< Offset: 0x100 (R/W)  Interrupt Set ending Register          */
       uint32_t RESERVED2[24];
  __IO uint32_t ICPR[8];                 /*!< Offset: 0x180 (R/W)  Interrupt Clear ending Register        */
       uint32_t RESERVED3[24];
  __IO uint32_t IABR[8];                 /*!< Offset: 0x200 (R/W)  Interrupt Active bit Register           */
       uint32_t RESERVED4[56];
  __IO uint8_t  IP[240];                 /*!< Offset: 0x300 (R/W)  Interrupt riority Register (8Bit wide) */
       uint32_t RESERVED5[644];
  __O  uint32_t STIR;                    /*!< Offset: 0xE00 ( /W)  Software Trigger Interrupt Register     */
}  NVIC_Type;
为什么要在这个结构体里保留这么多空间？求大神指教！

alonejhon

大神只需轻轻一点，本鸟受益匪浅

alonejhon

回复【6楼】正点原子:
---------------------------------
我也这么想，谢过原子哥