输入捕获为什么要设置成下拉输入

骑猪兜风66888 · 发表于 2015-8-13 17:13:23

输入捕获为什么要设置成下拉输入感谢

正点原子 · 发表于 2015-8-13 17:13:24

因为我们读取的是WK_UP的高电平时间，自然要设置下拉了。。。

xuande · 发表于 2015-8-13 17:21:20

上拉还是下拉，完全由自己的情况决定。

如果你认为“出现高电平的危害更大”，那就要下拉；
如果相反，那就要上拉；
如果无法判断，上还是下，或者不上也不下，随你啦！

jiutianshenjian · 发表于 2015-8-13 17:27:08

stm32f1参考手册这样子：

jiutianshenjian · 发表于 2015-8-13 17:29:00

回复【2楼】xuande:
---------------------------------
上拉就是没啥事就一直保持高电平吗？
下拉就是没啥事引脚是低电平吗？

xuande · 发表于 2015-8-13 17:32:08

回复【4楼】jiutianshenjian:
---------------------------------
对。

jiutianshenjian · 发表于 2015-8-13 17:36:13

回复【5楼】xuande:
---------------------------------
一直都没搞清楚输入输出这些区别
就是看别人怎么设置就照着弄。

x1213378204 · 发表于 2016-1-6 14:56:40

xuande 发表于 2015-8-13 17:21
上拉还是下拉，完全由自己的情况决定。

如果你认为“出现高电平的危害更大”，那就要下拉；
如果相反，那 ...

这个原因呀

xuande · 发表于 2016-1-6 15:50:05

x1213378204 发表于 2016-1-6 14:56
这个原因呀

5L语言比较形象。

我在其他帖子里还有个比喻：

上拉或者下拉，都是给敲门的人增加点难度，
你要敲门，就要保证敲得响亮。

Dream_Chaser201 · 发表于 2016-1-6 17:30:52

弱弱的问一下如果IO设置成下拉输入输入信号是高电平，那么输入的信号会不会被拉低？为什么？

xuande · 发表于 2016-1-6 17:37:33

Dream_Chaser201 发表于 2016-1-6 17:30
弱弱的问一下如果IO设置成下拉输入输入信号是高电平，那么输入的信号会不会被拉低？为什么？

看拉得强弱了。

一般电阻都取较大值，比如4.7K、10K甚至几十K。
芯片内的上、下拉电阻基本在50K甚至更大。
这样属于“弱拉”，不会影响输入信号。——外界信号源不至于这么差。

mango0514 · 发表于 2016-4-22 10:03:03

正点原子发表于 2015-8-13 17:13
因为我们读取的是WK_UP的高电平时间，自然要设置下拉了。。。

可不可以说的详细些？

xp1179926265 · 发表于 2016-4-22 10:39:35

不下啦，读不到高电平，就乱了

freddiemore · 发表于 2017-7-11 17:17:54

输入的上下拉都是弱上下拉，很容易给外部拉高或拉低，如果你外部不能一直帮你维持无效电平，就要内部上下拉帮你维持无效电平了，比如你这个捕获，如果某一段时间不需要捕获的时候，捕获的外器件要失能，引脚就等于浮空了，他没办法帮你维持无效电平了，这个时候就内部的上下拉就能继续帮你维持无效电平

kantatsu · 发表于 2018-5-20 23:51:10

jiutianshenjian 发表于 2015-8-13 17:27
stm32f1参考手册这样子：

手册上写的不是浮空输入吗

xiaoqi2z · 发表于 2019-12-8 16:44:45

用函数发生器方波输出，示波器看的波形是：如果下拉的话，基本都是上升沿冲激脉冲，下降沿的脉冲很小，导致测得原子哥的高电平捕获实验实际输出的是周期。

xiaoqi2z · 发表于 2019-12-8 16:46:52

像这样

帐号		自动登录	找回密码
密码			立即注册

原子哥极力推荐 /2