AD7892起始输入引脚拉低之后仍为高电平怎么解决

tangkunjyy · 发表于 2015-4-21 09:41:15

小弟使用AD7892，起始信号CONVST引脚在拉低之后其引脚电压在3V左右仍为高电平。（不是低电平时间短的原因，延长低电平时间仍是这样），如下图示波器中黄色波形。
求教！！！
另外转换结束信号EOC也与手册中描述不一致（示波器中蓝色波形），应该为100ns左右的低脉冲，实际一直为低电平。
拔掉ADC芯片，CONVST引脚拉低时正常，可以达到0V 。AD芯片供电引脚全部正常，求问这是怎么回事呢？
求大神