OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4798|回复: 2

等待PLL作为系统时钟设置成功

[复制链接]

5

主题

15

帖子

0

精华

初级会员

Rank: 2

积分
56
金钱
56
注册时间
2012-4-22
在线时间
0 小时
发表于 2012-4-24 10:21:31 | 显示全部楼层 |阅读模式
while(temp!=0x02)     //等待PLL作为系统时钟设置成功
 {  
  temp=RCC->CFGR>>2;
  temp&=0x03;
 }   
是怎么实现等待的啊?新手,请各位帮忙
永驻心田的是奋斗的青春
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165536
金钱
165536
注册时间
2010-12-1
在线时间
2117 小时
发表于 2012-4-24 10:38:21 | 显示全部楼层
回复【楼主位】summerchencong:
---------------------------------
通过判断。CFGR的第2、3位的值
我是开源电子网www.openedv.com站长,有关站务问题请与我联系。
正点原子STM32开发板购买店铺http://openedv.taobao.com
正点原子官方微信公众平台,点击这里关注“正点原子”
回复 支持 反对

使用道具 举报

0

主题

2

帖子

0

精华

新手入门

积分
7
金钱
7
注册时间
2019-9-12
在线时间
1 小时
发表于 2019-9-19 16:24:42 | 显示全部楼层
RCC->CFGR|=0x00000002;//PLL×÷ÎaÏμí3ê±Öó         
        while(temp!=0x02)     //μè′yPLL×÷ÎaÏμí3ê±ÖóéèÖÃ3é1|
        {   
                temp=RCC->CFGR>>2;
                temp&=0x03;
        }   
RCC->CFGR|=0x00000002;这个不是已经配置了吗?还要右移?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-9 14:34

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表