4573| 3
|
stm32f103c8t6的五六脚应该接多大的晶振? |
5金钱
最佳答案回复【3楼】闪电之舞:
---------------------------------
系统时钟(SYSCLK)有3个来源,内部高速8M时钟(HSI),PLL时钟和外部高速时钟(5 6脚接的HSE),而PLL时钟又有2个来源,即内部高速时钟2分频(HSI/2=4M)和外部高速时钟(HSE)
通常,SYSCLK常用PLL倍频而来,当SYSCLK=72M,外部(5 6脚)接8M晶振,经过9倍频即为72M,如果外部使用12M,那只需要6倍频即可得到72M SYSCLK,
具体的细节请参考STM32参考手册 ...
| ||
| ||
| ||
| ||
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
GMT+8, 2025-6-24 07:00
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网