JTAG 仿真时老是在system_stm32f10x进入循环出不来

gp1314 · 发表于 2015-2-13 22:19:42

JLink 仿真时老是在system_stm32f10x进入while((RCC->CR & RCC_CR_PLLRDY) == 0){} 出不来，刚刚玩stm32不动时钟初始化，还望大神指点一下~感激不尽！

gp1314 · 发表于 2015-2-13 22:19:43

不知道怎么弄好了~都不懂啊。但是输出的时候前面有一大段乱码，太坎坷了~

gp1314 · 发表于 2015-2-13 22:52:54

是http://www.openedv.com/posts/list/26954.htm上的那个问题，我按18楼的改了，但是还是不行~

正点原子 · 发表于 2015-2-13 22:56:54

是不是你的外部晶振有问题啊?

gp1314 · 发表于 2015-2-14 08:34:21

你的跑马灯例程运行得好好的，我写了个GPIO输出的程序，就卡在了那个循环，不知道该怎么解决。

正点原子 · 发表于 2015-2-14 08:42:33

回复【4楼】gp1314:
---------------------------------
可能是你代码的问题了.

八度空间 · 发表于 2015-2-14 17:29:13

你用内部的16MHz晶振试下

帐号		自动登录	找回密码
密码			立即注册

原子哥极力推荐 /2