GPIO端口输入模式上拉与下拉的区别

我的未来 · 发表于 2015-1-15 17:31:07

GPIO端口中上拉输入与下拉输入有和区别，为何下拉输入时能输入高电平，不是被下拉为零吗？麻烦原子哥与各位知道的大哥解释一下，在此先感谢啦

chaojunchi · 发表于 2015-1-15 17:31:08

所谓的输入上拉或下拉，就等同于在IO上接一个上拉或下拉电阻，比如设置上拉，当IO没有任何连接，即悬空，那么此时我们读该IO的电平就是高电平。还有，设置上拉，我们也会用在使用IO接开漏输出的设备，我们假设，如果我们接了一个设备，他有一个输出要接到我们的IO上，但这个设备的输出是开漏输出，那么我们就需要在此设备上的输出接一个上拉电阻在接到IO上，这样我们才能正常获取设备的高、低电平输出，但我们要是设置STM32的IO输入上拉，那么这个上拉电阻就不需要接了，同要可以正常读取开漏输出设备的输出信号。

亲亻尔嘴 · 发表于 2015-1-15 17:56:53

百度一下，上拉或下拉电阻··

我的未来 · 发表于 2015-1-15 19:46:41

百度了，下拉电阻就说使电位拉到0可stm32的下拉模式分明能输入高电平，这是怎么回事

我的未来 · 发表于 2015-1-15 21:03:34

这位哥们说的是不错，但我还是有点疑问，就说嘛stm32里面本身就有一个上拉电阻和下拉电阻是吧，我的疑问是当我们在设置端口配置为输入模式为下拉模式时，此时端口输入一个高电平不是会被下拉电阻给拉低吗？

chaojunchi · 发表于 2015-1-15 21:10:55

回复【5楼】我的未来:
---------------------------------
不会被拉低的，你可以设想一下，如果IO内部是一个下拉10M的电阻，而IO外部由一个等效100K电阻上拉而输入的一个高电平，那么这个IO的电平是怎样的呢，几乎是没有任何影响的，这个内部下拉10M电阻，就是所谓的输入阻抗，这个阻抗会很大，不会影响到IO外部高电平的输入信号。

tao475824827 · 发表于 2015-1-15 21:23:23

5楼说的对的。
下拉只是弱下拉，下拉电阻很大，外部输入高电平，很容易就变高。
电路图这样的
GND---内部下拉电阻（假设1M）------引脚-------外部上拉电阻（假设4.7k）-----外部高电平。
外部没有高电平时，引脚是GND。
外部有高电平时，引脚是3.3*1000 000/1004700≈3.3V，还是高

tao475824827 · 发表于 2015-1-15 21:24:20

回复【5楼】我的未来:
---------------------------------
上拉下拉电阻很大的时候，就是弱上拉/下拉
上拉下拉电阻很小的时候，就是强上拉/下拉

我的未来 · 发表于 2015-1-15 21:31:32

哦，感谢3,5,6楼的兄弟们，我懂了，以后多多赐教呀

我的未来 · 发表于 2015-1-15 21:33:25

还有一楼的兄弟，谢谢你的回答呀

黑夜之狼 · 发表于 2015-1-16 10:22:48

说到真理了

zhangxiouchi@16 · 发表于 2015-9-13 23:29:48

回复【7楼】tao475824827:
---------------------------------我想问一下,这个计算公式怎么出来的呀～能解释一下吗？既然内部电阻这么大,为什么高电平可以很容易拉上去呢？

tao475824827 · 发表于 2015-9-19 11:45:43

回复【12楼】zhangxiouchi@163:
---------------------------------
电阻越大，越容易拉上去啊，你想，如果电阻非常小，假设零，就相当于直接接地上，你怎么拉也拉不上去……

wangfei3 · 发表于 2016-3-14 13:29:27

tao475824827 发表于 2015-1-15 21:23
5楼说的对的。
下拉只是弱下拉，下拉电阻很大，外部输入高电平，很容易就变高。
电路图这样的
GND---内部下 ...

这个答案很明了了

帐号		自动登录	找回密码
密码			立即注册

GPIO端口输入模式上拉与下拉的区别

最佳答案

浏览过的版块

原子哥极力推荐 /2