sram时序问题

heixinhai · 发表于 2014-10-3 12:58:20

正点原子 · 发表于 2014-10-3 12:58:21

我看怎么差不多呢？
NBL是用来控制高低字节有效的。也就是方便8位数据操作。

heixinhai · 发表于 2014-10-3 12:59:03

一个是芯片资料读操作，一个是FSMC驱动的时序读操作，怎么看都不一样啊

heixinhai · 发表于 2014-10-3 13:00:17

NBL【1:0】到底是怎么变得？芯片资料那几个时间注意了就可以正常读写了？麻烦高手赐教！！！

heixinhai · 发表于 2014-10-4 10:36:37

回复【4楼】正点原子:
---------------------------------
不是，设置ＦＳＭＣ时只有两个时间需要设定，你看看芯片资料图需要设定那么多，真心不懂啊！

正点原子 · 发表于 2014-10-4 11:06:37

回复【5楼】heixinhai:
---------------------------------
那是告诉你各个信号之间的时间差，时序关系。

heixinhai · 发表于 2014-10-4 14:51:52

回复【6楼】正点原子:
---------------------------------
谢谢，我再琢磨琢磨！

帐号		自动登录	找回密码
密码			立即注册

原子哥极力推荐 /2