高级会员
- 积分
- 623
- 金钱
- 623
- 注册时间
- 2026-1-29
- 在线时间
- 44 小时
|
本帖最后由 664929323 于 2026-8-25 14:02 编辑
在某些电路设计中省略外部上拉电阻，主要基于以下考量：
无需外部上拉的场景内部上拉已满足需求：当MCU内置上拉电阻且应用场景对驱动能力要求不高时（如低频、轻负载），可省去外部电阻以简化电路。例如，按键检测利用内部上拉即可稳定工作，无需额外元件。推挽输出模式：推挽输出可主动驱动高/低电平，无需依赖上拉电阻提供高电平路径，因此无需外部上拉。成本与空间优化：外部电阻增加物料成本及PCB面积，在低速、低干扰环境中，优先选择内部上拉以降低成本。必须使用外部上拉的场景
开漏输出结构：开漏输出仅能拉低电平，释放总线后需外部上拉电阻将信号拉至高电平，否则无法实现逻辑“1”。典型应用包括IIC总线、单总线协议（如DS18B20）等。
;高频通信需求：内部上拉电阻较大（通常20kΩ~50kΩ），导致上升时间过长（如STM32内部上拉接20pF负载时上升时间约2.4μs），无法满足MHz级信号边沿要求。此时需外部小阻值电阻（如1kΩ~4.7kΩ）缩短上升时间。
;重负载或大电容总线：多设备共享总线（如IIC挂载多个从机）或线路寄生电容较大（>200pF）时，内部上拉电流不足，需外部电阻增强驱动能力。
;抗干扰与可靠性：工业环境或长距离传输中，外部上拉可提升噪声容限，避免信号误判；同时防止总线因冲突（如主从设备同时拉低总线）导致锁死。
禁止使用外部上拉的场景
推挽输出强制高电平：若错误地为推挽输出添加外部上拉，可能导致输出高电平时与上拉电阻形成电源到地的直通路径，引发短路风险。
超低功耗设计：外部电阻会增加静态功耗（如3.3V系统使用1kΩ电阻时功耗约11mW），在电池供电设备中需禁用。
|
|
/1 
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
发表于 
楼主