这下真的EMO了：过孔阻抗越匹配，信号衰减反而越大！

edadoc

高速先生成员--姜杰

最近高速先生的仿真项目贼多，每位同事都希望在保证质量的情况下快速的消灭掉自己手中的每一个仿真任务，这个时候，大家都希望千万不要出什么幺蛾子，仿真结果都能符合自己的预期。然而雷豹接手的一个56Gbps的高速仿真项目偏偏和他杠上了，让本就时间不充裕的他更加雪上加霜……

他负责的这个项目是优化带过孔链路的无源参数。所谓无源，那就是不涉及到有源仿真。额，这不妥妥的一句废话吗？但的确是这样哦，我们对高速链路的仿真就是分为无源和有源，所谓无源就是仿真链路的频域特性，例如回波损耗，插入损耗，TDR阻抗，串扰结果等；而有源仿真就是加入芯片的ibis模型、AMI模型等仿真波形和眼图。很多情况下，如果拿不到原厂的模型，通常的做法就是仿真无源了。当然无源仿真本身也可以有很多SPEC来判断质量，例如回损的要求，插损的要求，阻抗的要求等，所以无源仿真本身也不失为一种挺不错的保证设计质量的方案。

行吧行吧，不浪费大家的时间，我们直奔主题。大家都知道，雷豹的仿真效率是很高的，上午让他开始接手这个项目，下午就能把过孔的3D模型给建出来。在这个56Gbps链路中，当然最重要的就是过孔的3D仿真优化了。唰的一声，就看到了雷豹建好并已经初步优化后的过孔模型。

对！在上面的结构中，雷豹已经大概进行了优化，把过孔的反焊盘挖得算是比较大了，过孔的阻抗也很nice，到了94欧姆左右了。

从我们以往的经验来看，控制100欧姆的过孔阻抗优化到了94欧姆，正常已经是没啥问题了。然而天生要强的雷豹不仅追求仿真封速度，更喜欢精益求精。于是他寻思着怎么能把阻抗再往上继续提提，让它更接近100欧姆。于是，本着自己的理解加上仿真优化的容易度，雷豹想到了都不需要再反复调整反焊盘的大小和形状，直接把地过孔拉远点，阻抗就肯定能上去。于是说干就干，他扫描了以下几种不同距离的地过孔位置的设计。

不得不说，雷豹在对阻抗的理解方面还是有他的独特之处的。随着地过孔距离不断的拉远（从初始的0mil到25mil的距离），阻抗果然如他所料，慢慢的往100欧姆接近了，从初始的94欧姆，慢慢提高到超过98欧姆了。如下所示：

牛逼克拉斯，优化方案简单高效，压根不用考虑反焊盘要怎么优化的繁琐过程，直接拉开地过孔的距离就完事。就当他自认为马上收工的时候，怀着强烈的自豪感再看看拉开地过孔距离后的过孔衰减能得到多大改善的时候，意外就出现了……

怎么回事？拉远25mil的case，明明都超过了98欧姆，更接近100欧姆啊，阻抗是更匹配的情况，为啥过孔的衰减反而最大啊！反过来说就是，原始不拉开距离的时候，过孔阻抗只有94欧姆，但反而这种情况下的衰减是最小的！

突如其来的反差让雷豹差点接受不了。想了半天也没想明白原因，明明学过的理论都告诉他，链路阻抗越匹配，反射就越小，这个时候衰减肯定就越好了。那为啥这个56Gbps的过孔在高频的时候却和理论是反过来的呢？哎，这下雷豹终于认清现实，做得快不代表做得好，“诡异”的仿真结果自己也解释不了，又要屁颠屁颠的找他的师傅Chris去了……

问题：大家能不能把雷豹解释一下这个过孔阻抗越好，衰减越大的现象呢？

关于一博科技：

一博科技成立于2003年3月，深圳创业板上市公司，股票代码: 301366，专注于高速PCB设计、SI/PI仿真分析等技术服务，并为研发样机及批量生产提供高品质、短交期的PCB制板与PCBA生产服务。致力于打造一流的硬件创新平台，加快电子产品的硬件创新进程，提升产品质量。