MP157核心板之DDR3硬件数据线设计问题

偏硬件学习者

偏硬件小白初识初学MPU（本人购买开发板为MP157开发板），望各路大神不吝赐教，谢谢！
MP157核心板采用双512MB DDR3共1GB的内存架构，在硬件设计上，U5（NT5CC256M16EP-EKI）作为低16位数据线，U4作为高16位数据线。但是高低16位数据的高低字节数据线与连接到MPU的相应控制IO口是混乱而不连续的，我想这是出于方便layout考虑，所以才没一一对应。这种字节数据线硬件上没有连续的设计必定需要软件方面对其做相应修正，但是MPU应该使用的是内部DDR控制器，高低字节固定对应的应该就是连续的D15-D8,D7-D0,所以请问具体是用何种方法来修正以致正常读取到1GB内存

偏硬件学习者

终于弄明白！内存只是存放数据，DDR侧数据线序可交换（主控侧不得改变），但一般推荐D0以及D16保持不变。另外，地址线不得更改顺序，毕竟模式寄存器地址是主控依地址总线而操作的

偏硬件学习者

一番折腾之后，搞定