正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › FPGL22添加debug core报错

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 2483|回复: 3

[国产FPGA] FPGL22添加debug core报错

2 主题	3 帖子	0 精华

积分: 16
金钱: 16
注册时间: 2019-9-1
在线时间: 2 小时

发消息

发表于 2023-5-12 22:46:02 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

开发板试验ip_fifo例程添加debug core报错

最佳答案

查看完整内容[请看2#楼]

你的fic抓取的位宽与你实际运用的位宽要对等，比如说你输入位宽18位，你的fifo设的是16位，如果你的fic抓取的是18位就会报错

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

2 主题	132 帖子	0 精华

Rank: 4

积分: 648
金钱: 648
注册时间: 2020-4-21
在线时间: 83 小时

发消息

发表于 2023-5-12 22:46:03 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

你的fic抓取的位宽与你实际运用的位宽要对等，比如说你输入位宽18位，你的fifo设的是16位，如果你的fic抓取的是18位就会报错

回复

使用道具举报

3 主题	1979 帖子	0 精华

Rank: 8 Rank: 8

积分: 5520
金钱: 5520
注册时间: 2018-10-21
在线时间: 1561 小时

发消息

发表于 2023-5-15 09:11:28 | 显示全部楼层

报什么错，截图看看

回复

使用道具举报

2 主题	3 帖子	0 精华

积分: 16
金钱: 16
注册时间: 2019-9-1
在线时间: 2 小时

发消息

楼主| 发表于 2023-5-15 17:09:36 | 显示全部楼层

报没有连接时钟

配置了clock和trig

报没有连接

报没有连接

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 06:31

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表