正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › DDS输出数据的周期是20ns，dac8830的spi时钟最大是25MHz ...

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 3909|回复: 4

[国产FPGA] DDS输出数据的周期是20ns，dac8830的spi时钟最大是25MHz，dds输出经过dac8830丢失数据吗？

3 主题	8 帖子	0 精华

Rank: 2

积分: 75
金钱: 75
注册时间: 2019-5-1
在线时间: 16 小时

发消息

发表于 2023-3-9 23:16:37 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

我用的FPGA芯片工作频率是50MHz，通过DDS产生50KHz的正弦波，dds在FPGA的每个时钟周期会输出一个正弦波的点，但是我用的DAC芯片是16bit的DAC8830，它是SPI接口，它的SPI最大速率是50MHz，但是为了稳定一般选用25MHz，这样的话SPI采集一个16bit的数据大概需要超过680ns的时间。
所以我用DAC8830将FPGA产生的正弦波数据转化为模拟量，是不是会丢失很多数据？那我应该怎么办呢？

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

3 主题	1979 帖子	0 精华

Rank: 8 Rank: 8

积分: 5520
金钱: 5520
注册时间: 2018-10-21
在线时间: 1561 小时

发消息

发表于 2023-3-10 09:16:03 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

FPGA的时钟频率可以降频，通过PLL或者分频代码实现

回复支持反对

使用道具举报

3 主题	8 帖子	0 精华

Rank: 2

积分: 75
金钱: 75
注册时间: 2019-5-1
在线时间: 16 小时

发消息

楼主| 发表于 2023-3-10 09:46:25 | 显示全部楼层

QinQZ 发表于 2023-3-10 09:16
FPGA的时钟频率可以降频，通过PLL或者分频代码实现

FPGA降频率以后，会对输出的正弦波的频率有所影响吗？

回复支持反对

使用道具举报

3 主题	8 帖子	0 精华

Rank: 2

积分: 75
金钱: 75
注册时间: 2019-5-1
在线时间: 16 小时

发消息

楼主| 发表于 2023-3-10 09:48:03 | 显示全部楼层

QinQZ 发表于 2023-3-10 09:16
FPGA的时钟频率可以降频，通过PLL或者分频代码实现

而且FPGA降频以后，DDS的时钟频率，还有频率控制字是不是也要重新计算？

回复支持反对

使用道具举报

2 主题	132 帖子	0 精华

Rank: 4

积分: 648
金钱: 648
注册时间: 2020-4-21
在线时间: 83 小时

发消息

发表于 2023-3-14 18:01:00 | 显示全部楼层

你也可以对dds输出的点进行抽点，只要抽点后的速度小于你adc转化的速度就行，比如50抽1

回复支持反对

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 06:38

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表