mdk5中的逻辑分析仪软件仿真可以出来硬件仿真不出来

一生为你画眉

mdk5中的逻辑分析仪软件仿真可以出来硬件仿真不出来

正点原子

硬件仿真不支持这个logic analyzer...

一生为你画眉

回复【2楼】正点原子:
---------------------------------
mdk以前的版本支持不

正点原子

回复【3楼】一生为你画眉:
---------------------------------
都一样

The_Common_God

回复【4楼】正点原子:
---------------------------------
我也用的MDK5   也是这样   楼主这个问题解决了吗

zzu65

我用软件仿真确实是可以的，但用硬件仿真时（战舰V3/STLink2），提示trace没有使能，使能trace后，还是不行，可能还是哪里设置不对。
GPIOB->ODR是可以的，或者View->Symbols Window，在里面找到相应的端口，直接拖到逻辑分析仪窗口，另外也可以自己定义一个全局变量加进去，但局部变量是不行的，具体在帮助里面有详细的描述，部分截取如下，
The Logic Analyzer can record changes of:

Global program variables, including struct members. 
VTREGs that represent I/O pins of the microcontroller. 
Peripheral registers that are triggered by external or internal events, but with the restrictions outlined below. 
The Logic Analyzer cannot record changes of:

Automatic variables defined inside a function
Automatic variables are located on the stack or in overlayable memory regions. It is not possible to record changes of dynamic memory locations. 
CPU registers
CPU registers cannot be triggered with read or write breakpoints. Therefore, such changes cannot be recorded. 
Peripheral registers that represent timer registers
Increments of timers (or similar peripherals) are not simulated. Instead, the timing of events that are triggered by a timer, is calculated. Therefore, it is not possible to view timer increments. 
I/O pins of communication peripherals
I/O pin toggling of UART, CAN, SPI, or I?C communication peripherals is not simulated. It is assumed that the timing of communication streams behaves according to the specifications. Instead, the I/O stream is represented by VTREGs. 
Memory BUS signals
?Vision simulates a CPU including memory areas, but it does not simulate the Memory BUS signals (data BUS, address BUS, and control lines like RD, WR, ALE). Therefore, it is not possible to view memory BUS signals with the Logic Analyzer.

LTY

我看了MDK的说明书是可以得，但是实际上是不行。trace port选项是灰色的说明是不能用，但是说明书上的不是灰色，具体什么回事真不懂！