OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4477|回复: 2

[XILINX] 关于hls图像处理算法ip核在vivado中综合出现时序违约问题,领航者v2开发板

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
6
金钱
6
注册时间
2022-4-19
在线时间
2 小时
发表于 2022-4-19 09:27:11 | 显示全部楼层 |阅读模式
1金钱
本人使用用领航者v2开发板,开发板的教程是基于vivado2018.3版本。在运行教程上的ov5640摄像头sobel边缘检测实验时,vivado中出现steup类型的timing violation,逻辑级数为7,不过WNS,TNS,不高。事实上上班还是可以跑的。当我使用了在HLS中制作的关于角点加速FAST算法的IP核之后,综合也会出现上述类型的时序违约,但是level为37,上版运行和电视机没信号时的画面一样。
sobel_ip_test2.png sobel_ip_test1.png 这两张是实验源码
sobel_test.png sobel_test2.png
这两张是用双摄像头添加sobel检测 ip核
fast_test.png fast_test1.png fast_hls.png fast_hls1.png
这四张是fast算法的相关图片

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165186
金钱
165186
注册时间
2010-12-1
在线时间
2106 小时
发表于 2022-4-19 23:27:16 | 显示全部楼层
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2022-4-20 14:30:30 | 显示全部楼层
可以在线调试一下,看数据卡在了哪个模块
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 00:18

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表