FPGA，ZYNQ中第十五章 基于 BRAM 的 PS和 PL 的数据交互 疑问

side8666

在ZYNQ启明星开发板例程第十五章 基于 BRAM 的 PS和 PL 的数据交互 中。PS端读取PL端BRAM的数据。 在IP pl_bram_rd_v1_0.v中。
input  wire  [31:0]  ram_rd_data, //RAM 中读出的数据 。
这个信号，程序中没有赋值给任何寄存器。

但是，PS端能正确读出数据。

这个信号在别的地方调用了？

helloqds

这个是自定义ip核pl_bram_rd的端口信号。而且ps不是通过这个ip核读写数据的，这个是给ILA用的

正点原子

帮顶

side8666

helloqds 发表于 2021-8-3 11:34
这个是自定义ip核pl_bram_rd的端口信号，里面有用到。而且ps不是通过这个ip核读写数据的，这个是给ILA用的

能帮我截个图么。我没有找到关于ram_rd_data这个信号的操作。

helloqds

side8666 发表于 2021-8-3 11:43
能帮我截个图么。我没有找到关于ram_rd_data这个信号的操作。

side8666

side8666 发表于 2021-8-3 11:43
能帮我截个图么。我没有找到关于ram_rd_data这个信号的操作。

多谢。刚才看了下SDK的读写BRAM的地址。确实是一样的地址。多谢。