FPGA 在quartus II 中的.bdf文件中实现一对多连线

1169853821 · 发表于 2020-12-19 09:59:09

本帖最后由 1169853821 于 2020-12-19 10:08 编辑

我想知道如何在quartus II 中的.bdf文件中实现一个24位的端口与另一个模块的16位和8位的端口相连.如果能看到图,图中那么连会报错.
//I2C驱动模块
i2c_dri
#(
.SLAVE_ADDR       (SLAVE_ADDR),    //参数传递
.CLK_FREQ          (CLK_FREQ  ),
.I2C_FREQ          (I2C_FREQ  )
)
u_i2c_dri(
.clk             (clk_65m ),
.rst_n             (rst_n    ),

.i2c_exec          (i2c_exec  ),
.bit_ctrl          (BIT_CTRL  ),
.i2c_rh_wl       (1'b0),          //固定为0，只用到了IIC驱动的写操作
.i2c_addr          (i2c_data[23:8]),
.i2c_data_w       (i2c_data[7:0]),
.i2c_data_r       (),
.i2c_done          (i2c_done  ),
.scl             (cam_scl ),
.sda             (cam_sda ),

.dri_clk          (i2c_dri_clk)    //I2C操作时钟
);
这是例化的写法.我想知道如何在.bdf文件中将这两个端口相连.

.i2c_addr          (i2c_data[23:8]),
.i2c_data_w       (i2c_data[7:0]),