使用cadence生成网表报错的问题

RmjZZ · 发表于 2020-7-16 15:44:41

大家有使用过cadence画原理图的吗？
我用cadence画了一个原理图，想要生成网表，然后去画PCB，但是生成网表时一直报错。
类似于这种：
ERROR(SPCODD-433):
Error at line 3957 in file E:\CADENCECODE\LIANXIBAO\SHEPINBEIFEN\allegro/pstxnet.dat. Error in syntax

显示生成的文件的某一行有问题，我找到了这一行然后去修改了对应的问题。但是再次生成网表时还是会报错，不过报的是另一行的错误。这样一直改也改不到头。
我这是哪里出了问题？