IO脚输出电压不足，什么原因？

jshzp

altera的IO脚，相应的VCCIO电压是连接的3.3V，接在16位数据总线上，总线上接了4.7K下拉电阻，Direction设置成了Bidir，I/O Standard设置成了3.3-V LVTTL，Current Strength设置成8mA。

示波器观察，当FPGA输出数据到总线上时，低电平是0V，但是高电平只有大约1.4V。

是哪里没设置对吗？还是芯片坏了？望指教，谢谢

QinQZ

jshzp 发表于 2020-4-27 11:24
4.7K电阻的电流只有0.7mA。应该不至于拉垮IO电压
去掉这颗电阻和总线上的其它负载，让IO悬空后，再测， ...

IO电压的高电平能达到多少，和软件里设置的I/O Standard关系不大，主要是由硬件决定的，IO的高电平等于所在BANK的BANK电压。

QinQZ

双向引脚，不是应该接上拉电阻吗

jshzp

QinQZ 发表于 2020-4-27 10:20
双向引脚，不是应该接上拉电阻吗

感谢版主回复。
接下拉而不是上拉电阻，是因为希望在系统上电过程中，数据总线上是低电平。

QinQZ

jshzp 发表于 2020-4-27 10:29
感谢版主回复。
接下拉而不是上拉电阻，是因为希望在系统上电过程中，数据总线上是低电平。

估计是因为接了下拉电阻，导致高电平不能到3.3V。你可以把电阻拿掉来实测一下

jshzp

QinQZ 发表于 2020-4-27 10:33
估计是因为接了下拉电阻，导致高电平不能到3.3V。你可以把电阻拿掉来实测一下

4.7K电阻的电流只有0.7mA。应该不至于拉垮IO电压
去掉这颗电阻和总线上的其它负载，让IO悬空后，再测，电压变高了些，约2.3V。
然后再把I/O Standard改成2.5V（default），居然高电平有2.5V了。
是这个IO口坏了吗？