关于阻塞赋值和非阻塞赋值的问题

Aaronzhong · 发表于 2020-3-10 16:45:27

在语法讲解的时候，“在描述组合逻辑电路的时候，使用阻塞赋值，比如assign赋值语句和不带时钟的always赋值语句；在描述时序逻辑的时候，使用非阻塞赋值，综合成时序逻辑的电路结构，比如带时钟的always语句；”
然后再看sdram_rw_test实验的时候，发现以下程序段是不带时钟的always赋值，应该是使用阻塞赋值语句（=）才对的啊，但实际代码且是使用的是非阻塞赋值语句（<=），想知道为什么跟语法讲话中的是矛盾的，希望解释下。
//计数器控制逻辑
always @ (*) begin
case (init_state)
      `I_NOP:    cnt_rst_n <= 1'b0;    //延时计数器清零(cnt_rst_n低电平复位)

      `I_PRE:    cnt_rst_n <= 1'b1;    //预充电：延时计数器启动(cnt_rst_n高电平启动)
                                    //等待预充电延时计数结束后，清零计数器
      `I_TRP:    cnt_rst_n <= (`end_trp) ? 1'b0 : 1'b1;
                                    //自动刷新：延时计数器启动
      `I_AR:
               cnt_rst_n <= 1'b1;
                                    //等待自动刷新延时计数结束后，清零计数器
      `I_TRF:
               cnt_rst_n <= (`end_trfc) ? 1'b0 : 1'b1;

      `I_MRS:  cnt_rst_n <= 1'b1;       //模式寄存器设置：延时计数器启动
                                    //等待模式寄存器设置延时计数结束后，清零计数器
      `I_TRSC: cnt_rst_n <= (`end_trsc) ? 1'b0:1'b1;

      `I_DONE: begin                //初始化完成后,判断工作状态
      case (work_state)
`W_IDLE: cnt_rst_n <= 1'b0;
                                    //行有效：延时计数器启动
`W_ACTIVE: cnt_rst_n <= 1'b1;
                                    //行有效延时计数结束后，清零计数器
`W_TRCD: cnt_rst_n <= (`end_trcd) ? 1'b0 : 1'b1;
                                    //潜伏期延时计数结束后，清零计数器
`W_CL: cnt_rst_n <= (`end_tcl) ? 1'b0 : 1'b1;
                                    //读数据延时计数结束后，清零计数器
`W_RD: cnt_rst_n <= (`end_tread)  ? 1'b0 : 1'b1;
                                    //写数据延时计数结束后，清零计数器
`W_WD: cnt_rst_n <= (`end_twrite) ? 1'b0 : 1'b1;
                                    //写回周期延时计数结束后，清零计数器
`W_TWR:       cnt_rst_n <= (`end_twr) ? 1'b0 : 1'b1;
                                    //预充电等待延时计数结束后，清零计数器
`W_TRP: cnt_rst_n <= (`end_trp) ? 1'b0 : 1'b1;
                                    //自动刷新等待延时计数结束后，清零计数器
`W_TRFC: cnt_rst_n <= (`end_trfc) ? 1'b0 : 1'b1;
default: cnt_rst_n <= 1'b0;
      endcase
      end
default: cnt_rst_n <= 1'b0;
endcase
end