OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6274|回复: 3

[ALTERA] 请教:为什么加入SignalTap后下载程序正常,取消后再下载,就不正常了呢?

[复制链接]

8

主题

55

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
314
金钱
314
注册时间
2017-1-14
在线时间
48 小时
发表于 2020-2-27 17:59:02 | 显示全部楼层 |阅读模式
1金钱
在调试代码时加入了SignalTap,调试好后下载程到板子上能正常运行,考虑到加了SignalTap会占用资源,所以就取消了,再编译综合后,下载到开拓者板子中,发现不正常了,复位后还是一样的不正常,不知道是哪里出问题了?特来请教大家了。谢谢!

最佳答案

查看完整内容[请看2#楼]

可能是时序问题,比如取消SignalTap后时序不满足了,或者工程里面没有对输入的时钟做时序约束
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2020-2-27 17:59:03 | 显示全部楼层
可能是时序问题,比如取消SignalTap后时序不满足了,或者工程里面没有对输入的时钟做时序约束
回复

使用道具 举报

2

主题

712

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2177
金钱
2177
注册时间
2018-8-27
在线时间
257 小时
发表于 2020-2-27 18:33:18 | 显示全部楼层
帮顶!
回复

使用道具 举报

8

主题

55

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
314
金钱
314
注册时间
2017-1-14
在线时间
48 小时
 楼主| 发表于 2020-2-28 10:21:05 | 显示全部楼层
QinQZ 发表于 2020-2-28 09:24
可能是时序问题,比如取消SignalTap后时序不满足了,或者工程里面没有对输入的时钟做时序约束

我是小白,刚刚接触fpga,书上讲内核pll,ram,rom时也没有讲到要做时序约束,也不懂,是不是后面有讲到,不确定。时序约束是高级水平了才有的吧,我刚接触fpga,门都还没摸到呢。

谢谢版主回复!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 09:25

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表