OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 7669|回复: 0

[ALTERA] 编译时出现警告:Output pins are stuck at VCC or GND

[复制链接]

52

主题

147

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
316
金钱
316
注册时间
2019-4-1
在线时间
118 小时
发表于 2020-1-16 21:54:58 | 显示全部楼层 |阅读模式
5金钱
本帖最后由 jshzp 于 2020-1-17 09:20 编辑

编译时出现警告:“ Output pins are stuck at VCC or GND”。

在顶层模块myTopModule中引用了子模块subMod:
module myTopModule(CLK,RESET,A1);
input                    CLK;        //系统时钟信号
input                    RESET;        //系统复位信号
output[3:0]            A1;
。。。。。。

subMod u_subMod (
        .CLK        (CLK),
        .RESET        (RESET),
        .A1                (A1),
         .B              (B)

    );

endmodule




子模块相关代码如下:
module subMod(CLK,RESET,A1,B);
//IO
input                        CLK;      //系统时钟
input                        RESET;      //系统复位,低电平有效
input                        B;

output    reg[3:0]        A1;

always @(posedge FPGA_CLK or negedge RESET)
    if (!RESET)                            //复位初始化
        begin
            A1<=4'b0000;
        end
    else
         if(B)A1<=4'b1111;

。。。。。。

endmodule


编译后警告:A1始终接地了。
为什么会出现这个警告,怎样改正?感谢指教!


正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-23 13:12

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表