fifo使用中empty以及full信号异常

Justgeek · 发表于 2019-11-25 16:10:12

大家好，我最近在使用正点原子的fpga开发板做实验，主要是fifo的IP核，存在以下问题：
我使用modelsim仿真IP核的时候，读和写的full信号以及empty信号都是会变化的，如图所示：

之后我使用signaltab仿真，我发现full信号信号一直都是高，empty信号一直为低，这是怎么回事呢？
微信图片_20191125161051.png

QinQZ · 发表于 2019-11-25 16:10:13

这是因为你的Modelsim和SignalTap观察波形的时刻不一样，SignalTap已经是FIFO写满之后的波形了。FIFO写满之后会溢出，计数器的值会等于0。

正点原子 · 发表于 2019-11-26 00:31:08

帮顶

QinQZ · 发表于 2019-11-26 10:10:40

检查下FIFO的复位信号给的对不对

爱上在路上 · 发表于 2019-11-26 11:49:22

这是同一个程序吗？你的信号名不一样呢？

Justgeek · 发表于 2019-11-26 13:44:49

本帖最后由 Justgeek 于 2019-11-26 13:46 编辑

QinQZ 发表于 2019-11-26 10:10
检查下FIFO的复位信号给的对不对

FIFO有复位信号的吗？我看我这个好像没有的：
微信图片_20191126134406.png

Justgeek · 发表于 2019-11-26 13:47:56

爱上在路上发表于 2019-11-26 11:49
这是同一个程序吗？你的信号名不一样呢？

是同一个程序，你看到的不一样只是testbench模块引用的时候信号起的名字不一样而已

不一样这个我自己还是知道的，不然也不会问了

QinQZ · 发表于 2019-11-27 19:03:05

Justgeek 发表于 2019-11-26 13:44
FIFO有复位信号的吗？我看我这个好像没有的：

看错了，没有复位信号。你用SignalTap II采集读请求或者写请求触发的信号看看。

宇智波白 · 发表于 2019-12-5 10:52:23

帮顶

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] fifo使用中empty以及full信号异常