FPGA的输入脚可以设置成斯密特触发器方式吗？

jshzp

工程中需要用fpga处理50多个输入的逻辑信号，在考虑fpga输入管脚特性时遇到下面两个问题：

1、输入脚设置成LVTTL3.3V方式后，如果输入信号大于2.0V，则认为是高电平，即逻辑1，如果小于0.8V，则认为是低电平，即逻辑0。那么输入信号在0.8-2.0V之间时，FPGA会默认为怎样的电平呢？

2、我的工程中需要50多个输入信号给fpga处理，使用的是cyclone iv的芯片，输入管脚可以设置成斯密特触发方式的吗？感谢回复！

MY40130064

Q 家MAX CPLD 可以 ,FPGA不知， cyclone IV 不行

peng1554

帮顶~~

爱上在路上

1.输入信号在0.8V-2.0V，FPGA没有默认电平，应该是个不定态吧。

行走stm32

这个还真说不好，可以呼叫一下原子哥

jshzp

MY40130064 发表于 2019-9-9 11:21
Q 家MAX CPLD 可以 ,FPGA不知， cyclone IV 不行

您的意思是epm570可以把IO设置成斯密特触发方式？谢谢回复